XMC4000中文参考手册-第21章 数模转换器(DAC).pdf

Device Guide XMC4500
XMC4000 家族

数模转换器(DAC)
21 数模转换器(DAC)
本章介绍在该模块中可用的两个数模转换(DAC)通道。
概述
该模块由两个独立的 12 位数模转换器(DAC)组成。它以最大的转化速率 5MHz 将两个数字
输入信号转变成两个模拟电压信号输出。可用的设计结构是基于带有内部参考产生和提供缓冲
电压输出的电流舵结构。为降低在非有效期的功率损耗,省电模式是可用的。

内置波发生器模式使 CPU 自由产生可选择波形。作为选择值可以通过 CPU 或 DMA 直接供应
给一个或者两个 DAC 通道。此外可增加一个偏移量并且振幅可以缩放。几个时间触发源是可
行的。
特点

模拟功能
 DAC 分辨率为 12 位;
转换率高达 5 MHz 精度有所下降;
全精度下转换率高达 2 MHz;
对于 12 位满量程输入代码传输最大建立时间为 2us;
缓冲电压输出;
直接驱动 5k 欧姆/50 pF 的终端负载;
分段电流舵结构;
低故障能量;
省电模式;
 DAC 输出和 ADC 输入共享相同的模拟输入引脚。 ADC 测量并行于 DAC 使用。
 VDDA 模拟电源;

数字特征
一个高级微控制器总线架构(AMBA)的 32 位 AHB-Lite 的总线接口,用于数据传输和控
制两个 DAC;
自触发直接存储器访问(DMA)的处理能力,独立或同步数据处理两个 DAC 通道(见第
节);
先入先出(FIFO)的数据缓冲器允许较长的服务请求的等待时间,以保证连续的数据传输
到 DACs(见第 节);
参考手册 21-1 , 2012-12
DAC 请遵守产品信息使用协议
Device Guide XMC4500
XMC4000 家族

数模转换器(DAC)

图形发生器可为两个 DACs 自由编程波形(见第 节);
独立噪声发生器可用于两个 DAC(见第 节);
 DAC 的输入数据的移位操作(乘和除以 2,4,8,...,128)来进行数据缩放比例。
数据偏移值添加到 DACs 的输入数据;
 8 个可选的外部触发输入;
 DAC 触发产生器的内部整数时钟分频器;
软件触发选项;
 VDDC 数字供电;
方框图























图 21-1 包含 Digdac 子模块的 DAC 模块方框图

参考手册 21-2 , 2012-12
DAC 请遵守产品信息使用协议
Device Guide XMC4500
XMC4000 家族

数模转换器(DAC)
操作模式
以下章节描述所有 DAC 的功能操作模块和如何使用它们。本章所有使用的配置参数是 节
所描述寄存器的一部分。
硬件特点
为促进对不同操作模块的理解,这里给出所支持硬件功能的简要说明。

控制和数据寄存器

控制和数据寄存器显示在图 21-1 的左侧, 节有详细描述。它们通过 AHB-Lite 从属接口连
接到 ABH-Lite 总线。该接口也处理必要的错误响应而不引起任何延时。

控制逻辑-有限状态机(FSM)

两个控制有限状态机控制 DAC 所有的数据处理模式(见图 21-1)。这意味着,它们负责启动
和终止操作序列,为所谓的数据模式的 DMA 操作和数据 FIFO、模式发生器、噪声发生器和斜
坡发生器控制产生服务请求。两个有限状态机在结构上等价并都能够为两个 DAC 通道完全独
立操作。对于同步数据模式,两个状态机都是活动的,但是仅有通道 0 的服务请求信号
( Request(SR)0)会被 DMA 控制器评估。当然,在同步数据模式下,两个
通道的触发源必须相同。
触发脉冲发生器(TG)
图 21-2 所示的框图为两个 DAC 触发脉冲发生器之一。

参考手册 21-3 , 2012-12
DAC 请遵守产品信息使用协议
Device Guide XMC4500
XMC4000 家族

数模转换器(DAC)