VHDL顺序语句.ppt

五、VHDL语言的顺序语句
顺序语句(Sequential Statements)用来实现模型的算法描述。
这些语句从多侧面完整地描述数字系统的硬件结构和基本逻辑功能,其中包括通信的方式、信号的赋值、多层次的元件例化以及系统行为等。
顺序语句和并行语句是VHDL程序设计中两大基本描述语句系列。
并行语句(Concurrent Statements)用来表示各模型算法描述之间的连接关系。
1
顺序语句只能出现在
进程(PROCESS)
过程(PROCEDURE)
函数(FUNCTION)
中,其它都是并行语句。
顺序语句是相对于并行语句而言的,其特点是每一条顺序语句的执行(指仿真执行)顺序是与它们的书写顺序基本一致的,
[理解]
一个进程是由一系列顺序语句构成的,而进程本身属并行语句。也就是说,在同一设计实体中,所有的进程是并行执行的,每个进程内部是顺序执行的。
2
VHDL有如下六类基本顺序语句:
信号赋值语句
变量赋值语句
1、赋值语句
2、流程控制语句
3、等待语句
4、子程序调用语句
5、返回语句
6、空操作语句
IF语句
CASE语句
LOOP语句
NEXT语句
EXIT语句
RETURN语句
NULL语句
WAIT语句
过程调用
函数调用
3
目的变量:= 表达式;
变量的说明和赋值限定在顺序区域内,即只能在进程或子程序中使用,它无法传递到进程之外。
目的信号<= 表达式;
例:y<=‘1’;
例:x:=15;
信号赋值可以在顺序区域内作顺序语句,也可以在结构体中当作并行语句使用。
1、赋值语句
A、变量赋值语句
B、信号赋值语句
4
2、流程控制语句
第一种
第二种
A、IF 语句
IF 条件句 THEN 顺序语句;
END IF;
IF 条件句 THEN 顺序语句;
ELSE 顺序语句;
END IF;
5
第三种
IF 条件句1 THEN 顺序语句1;
ELSIF 条件2 THEN 顺序语句2;
…
ELSIF 条件n THEN 顺序语句n;
ELSE 顺序语句n+1;
END IF;
6
例:IF (SET=’1’) THEN
c<=b
END IF;
例: IF (sel=’1’) THEN
c<=a;
ELSE
c<=b;
END IF;
7
例用IF语句描述一个四选一电路
LIBRARY IEEE;
USE IEEE. ;
ENTITY mux4 IS
PORT (input: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
Y: OUT STD_LOGIC);
END mux4;
8
ARCHITECTURE rt1 OF mux4 IS
BEGIN
PROCESS (input, sel)
BEGIN
IF (sel=”00”) THEN Y<=input (0);
ELSIF (Sel=”01”) THEN Y<=input (1);
ELSIF (Sel=”10”) THEN Y<=input (2);
ELSE Y<=input (3);
END IF;
END PROCESS;
END rt1;
9
IF语句不仅可用于选择器设计,还可用于比较器,译码器等进行条件控制的逻辑设计。IF语句中至少应有一个条件句,条件句必须由布尔表达式构成,条件表达式中能使用关系运算操作及逻辑运算操作的组合表达式。
IF语句颠倒条件判别次序,会引起在综合时逻辑功能的变化,即IF语句判别条件不可颠倒。
IF语句中,先处理最起始的条件;如果不满足,再处理下一个条件。一般把条件约束最多的作为起始条件。
10