2022集成电路系统设计基础试卷.pdf

该【2022集成电路系统设计基础试卷 】是由【小屁孩】上传分享，文档一共【9】页，该文档可以免费在线阅读，需要了解更多关于【2022集成电路系统设计基础试卷 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2022集成电路系统设计基础试卷--第1页2022集成电路系统设计基础试卷华南农业大学期末考试试卷2022学年第1学期考试类型:(开卷)考试时间:120分钟学号姓名年级专业一、选择题(本大题共10小题,每题2分,总计20分)。;;;,为此他在2000年获得诺贝尔物理学奖。,规定版图基本图形为矩形。、,潜在速度最高的是:。--第1页:..2022集成电路系统设计基础试卷--第2页工艺出现后,MOS制作工艺得到了极大的改善,其原因主要是:;-CVD;;,不属于同类设计方法的是:;;:;;、填空题(本大题共10小题,每题2分,总计20分):、芯片面积、晶片直径以及封装。(或其外延)上制作晶体管的区域称为区;一种很厚的氧化层,位于芯片上不做晶体管、电极接触的区域,称为区。:,称为IC制造单位致力于工艺实现,没有IC设计实体,,常把MOS器件分成增强型和耗尽型两种。“制版”就是要产生一套分层的版图掩模,为将来进行,即将设计的版图转移到晶圆上去做准备。,其定义为正方形的半导体薄层,在电流方向所呈现的电阻,常用欧姆每方表示。:外延、。,载2022集成电路系统设计基础试卷--第2页:..2022集成电路系统设计基础试卷--第3页流子的平均漂移速度称为载流子的迁移率[cm2/VS],它反映了载流子在半导体内作定向运动的难易程度,其值的大小直接影响三、判断题,正确的在括号内打“√”,错误的打“某”(本大题共10小题,每小题1分,总计10分)。(),P型半导体中的电流主要是电子电流。():掺杂材料的掺杂原子比率很高,材料系统的外来原子比率很低。(),其中使用负性光刻胶时,未感光部分能被适当的溶剂刻蚀,而感光的部分留下。()。(),多晶硅(PolySilicon)常用于制作栅极、形成源极与漏极(或双极器件的基区与发射区)的欧姆接触。(),一般不用于充当离子注入及热扩散的掩膜。(),一些诸如互连线的IC元件的尺寸变得很大,以至于它们可以与传输信号的波长相比,这时这些元件应定义为集总元件。(),可保持漏极电流不变,但导致器件占用面积减小,电路集成度提高。(),Y表示间距,Z表示交叠。()2022集成电路系统设计基础试卷--第3页:..2022集成电路系统设计基础试卷--第4页四、问答题(本大题共5小题,每小题3分,总计15分),该技术有什么意义?答:?答:、功耗、负载能力三方面简单分析比较双极型器件、CMOS器件和Bi-CMOS器件的优缺点。答:,试列举其三种以上的作用答:?答:五、分析题(本大题共4小题,总计35分)。(本题5分)ircuitVIN1PWL(0010NS10V2MS10V):,(本题共10分)2022集成电路系统设计基础试卷--第4页:..2022集成电路系统设计基础试卷--第5页(1)请将其按工艺流程重新排序并说明各步骤中的工艺名称。(4分)(2)掩模中的T型区域是曝光区域还是掩蔽区域?为什么?(3分)(3)简要说明刻蚀(或腐蚀)的含义。(3分),试指出:(1)1和2下部区域分别代表哪种类型的MOS管?主要区别是什么?(3分)(2)3所在的区域是什么类型的半导体?简称什么?如何形成?(4分)(3)试以简单的非门为例,说明为什么说CMOS是低功耗器件?(3分)四、如图所示为MOS电容在一定偏压情况下的示意图,(1)试分析在不同偏压情况下,在半导体界面附近形成累积层、耗尽层以及反型层的原因;(5分)(2)试简要分析在半导体界面附近形成累积层、耗尽层以及反型层过程中,MOS电容值的变化趋势(5分)2022秋《集成电路设计基础》考试答案一、选择题:(本大题共10小题,每题2分,总计20分)二、填空题:(本大题共10小题,每题2分,总计20分)123年翻两番。45,/672022集成电路系统设计基础试卷--第5页:..2022集成电路系统设计基础试卷--第6页8,扩散薄层的杂质总量的多少910,三、判断题:(本大题共10小题,每小题1分,总计10分)四、问答题(本大题共5小题,每小题3分,总计15分),该技术有什么意义?答:多项目晶圆技术:将几到几十种工艺上兼容的芯片拼装到一个宏芯片上然后以步进的方式排列到一到多个晶圆上。多项目晶圆技术的意义:1)降低研制成本2)多项目晶圆技术(MPW)?答:欧姆接触:金属与掺杂半导体接触时如里对接触区半导体材料重掺杂,使集中于半导体一侧的结(金属中有更大量的自由电子)变得非常薄,以至于载流子可以容易地利用量子隧穿效应相对自由地传输,使得金属-半导全结具有双向低欧姆电阻值的导电特性。肖特基接触:金属与掺杂半导体接触,使得金属与半导体在交界处形成阻挡层,处于平衡态的阻挡层对外电路呈中性。阻挡层具有类似于PN结的伏安特性。、功耗、负载能力三方面分析简单比较比较双极型器件、CMOS器件和Bi-CMOS的优缺点。答:双极型器件速度高、驱动能力强,但功耗大、集成度低。2022集成电路系统设计基础试卷--第6页:..2022集成电路系统设计基础试卷--第7页CMOS功耗低,集成度高,抗干扰能力强,但速度低,驱动能力差,所以在既要求高集成度又要求高速的领域中也无能为力;Bi—CMOS综合了双极器件高速度,高跨导,强负载驱动能力和CMOS器件高集成度,低功耗的优点,给高速,高集成度,高性能的LSI及VLSI的发展开辟了一条新的道路。,试列举其三种以上的作用答:(1)用作选择扩散的掩膜;(2)用作器件表面保护及钝化;(3)用作器件中的绝缘介质(隔离、绝缘栅、多层布线绝缘、电容介质);(4)离子注入中用作掩蔽层及缓冲介质层等。?答:(1)对集成电路起机械支撑和机械保护作用。(2)对集成电路起着传输信号和分配电源的作用。(3)对集成电路起着热耗散的作用。(4)对集成电路起着环境保护的作用。五、分析题(本大题共4小题,总计35分)1,解:R1=60ΩL1==20ΩVin(V)2,2022集成电路系统设计基础试卷--第7页:..2022集成电路系统设计基础试卷--第8页(1)请将其按工艺流程重新排序并说明各步骤中的工艺名称。(4分)顺序:C(涂光刻胶)、D(曝光)、B(显影与后烘)、A(刻蚀)(2)掩模中的T型区域是曝光区域还是掩蔽区域?为什么?(3分)答:是掩蔽区域。因为正性胶显影后去除的是经曝光的区域的光刻胶。(3)简要说明刻蚀(或腐蚀)的含义。(3分)答:刻蚀(也称腐蚀)的主要内容就是把经曝光、显影后光刻胶微图形中下层材料的裸露部分去掉,即在下层材料上重现与光刻胶相同的图形。广义上说,就是用物理或者化学方法刻蚀掉希望被加工的那部分膜。3,(1)1和2下部区域分别代表哪种类型的MOS管?主要区别是什么?(3分)答:分别代表NMOS、PMOS。主要区别在于MOS管源漏区通道是N型还是P型。(2)3所在的区域是什么类型的半导体?简称什么?如何形成?(4分)答:是P型半导体,简称P阱,在N+或P+衬底上外延一层轻掺杂的外延层,然后用离子注入的方法同时制作P阱。(3)试以简单的非门为例,说明为什么说CMOS是低功耗器件?(3分)答:见图。作为门电路时没有贯穿电流,因此功耗低。4,四、如图所示为MOS电容在一定偏压情况下的示意图,2022集成电路系统设计基础试卷--第8页:..2022集成电路系统设计基础试卷--第9页(1)试分析在不同偏压情况下,在半导体界面附近形成累积层、耗尽层以及反型层的原因;(5分)答:A,当金属电极上所加正电压慢慢升高时,半导体中的多数载流子空穴在库伦力的作用下远离半导体/氧化膜界面,从而形成没有载流子的耗尽层;B,当电压进一步升高并达到阈值电压时,半导体中的少数载流子电子在库伦力作用下被拉向耗尽层的上部(界面附近),于是在界面附近就形成了自由电子占多数的反型层;C,如果金属电极上加负电压,半导体中的多数载流子空穴在库伦力作用下,聚集在半导体/氧化膜界面附近,于是就形成了空穴浓度高于衬底的“积累层”(2)试简要分析在半导体界面附近形成累积层、耗尽层以及反型层过程中,MOS电容值的变化趋势(5分)答:由于外加电压的变化,电容值由取决于氧化膜的厚度变化为取决于氧化膜的厚度及耗尽层的宽度,其变化呈凹谷特性。,MOS电容只与氧化层厚度有关;,MOS电容器可以看成两个电容器的串联。MOS电容随外加电压的增大而减小;,耗尽层厚度不再增加,MOS电容不再减小,如果这时继续增大电压,耗尽层电容将增大。两个电容串联后,MOS电容将增加。2022集成电路系统设计基础试卷--第9页