我的DSP设计 - 副本.doc

JIU JIANG UNIVERSITY
DSP 应用设计
题目: CRC-16编译码的DSP实现
英文题目: Cyclical Redundancy Code (CRC-16)
Decoding based on DSP
院系: 电子工程学院
专业: 通信工程
姓名: XXXX
年级: 电XXXXX
指导教师: XXXX
二零一三年六月
摘要
循环冗余码(CRC)是一种常用的检测错误码,广泛应用于测控及通信领域。本课程设计介绍基于TMS320C54X系列DSP的CRC软件实现方法并介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算方法,给出了使用DSP来实现CRC算法的过程,完成CRC编码器的DSP实现。
【关键字】:模数转换,循环冗余检验,数字信号处理器

Abstract
Cyclic Redundancy Code (CRC) is monly used error detection code that widely used in the field of measurement and control munications. This course is designed to introduce TMS320C54X DSP-based software implementation of the CRC method and introduced the CRC and the CRC checksum algorithm rules, an analysis of the specific code CRC checksum calculation, given the use of DSP to achieve the CRC algorithm process plete the CRC encoder to achieve the DSP.
[Keywords]: Analog-to-digital conversion, Cycle redundancy check,digital signal processor
目录
第一章绪论 2
第二章设计原理 3
循环冗余编码原理 3
4
第三章设计分析 6
TMS320C54X 介绍 6
6
第四章系统的主要功能 8
第五章总结 9
参考文献 10
致谢 11
附录 DSP应用设计程序 12
1主程序 12
14
3 CRC-16编码子程序 15
4 CRC-16 校验子程序 17
5 CMD文件 18
6中断向量表 19
第一章绪论
在数字通信系统中可靠与快速往往是一对矛盾。若要求快速,则必然使得每个数据码元所占地时间缩短、波形变窄、能量减少,从而在受到干扰后产生错误地可能性增加,传送信息地可靠性下降。若是要求可靠,则使得传送消息地速率变慢。因此,如何合理地解决可靠性也速度这一对矛盾,是正确设计一个通信系统地关键问题之一。为保证传输过程的正确性,需要对通信过程进行差错控制。差错控制最常用的方法是自动请求重发方式(ARQ)、向前纠错方式(FEC)和混合纠错(HEC)。在传输过程误码率比较低时,用FEC方式比较理想。在传输过程误码率较高时,采用FEC容易出现“乱纠”现象。HEC方式则式ARQ和FEC的结合。在许多数字通信中,广泛采用ARQ方式,此时的差错控制只需要检错功能。实现检错功能的差错控制方法很多,传统的有:奇偶校验、校验和检测、重复码校验、恒比码校验、行列冗余码校验等,这些方法都是增加数据的冗余量,将校验码和数据一起发送到接受端。接受端对接受到的数据进行相同校验,再将得到的校验码和接受到的校验码比较,如果二者一致则认为传输正确。但这些方法都有各自的缺点,误判的概率比较高。
循环冗余校验CRC(Cyclic Redundancy Check)是由分组线性码的分支而来,其主要应用是二元码组。编码简单且误判概率很低,在通信系统中得到了广泛的应用。下面重点介绍了CRC校验的原理及其算法实现
第二章设计原理
循环冗余编码原理
在数字通信系统中可靠与快速往往是一对矛盾。若要求快速,则必然使得每个数据码元所占地时间缩短、波形变窄、能量减少,从而在受到干扰后产生错误地可能性增加,传送信息地可靠性下降。若是要求可靠,则使得传送消息地速率变慢。因此,如何合理地解决可靠性也速度这一对矛盾,是正确设计一个通信系统地关键问题之一。为保证传输过程的正确性,需要对通信过程进行差错控制。差错控制最常用的方法是自动请求重发方式(ARQ)、向前纠错方