《基于FPGA的现代数字系统设计》作业参考答案.ppt

该【《基于FPGA的现代数字系统设计》作业参考答案 】是由【54156456】上传分享，文档一共【24】页，该文档可以免费在线阅读，需要了解更多关于【《基于FPGA的现代数字系统设计》作业参考答案 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。=4′b1010,B=4′b0011,C=1'b1,则下式运算结果是什么?(1)~A0101(2)A>>10101(3){A,B[0],C}101011(4)A&B0010(5)A^B1001(6)A<,其输入/,试写出模块VerilogHDL的描述框架,即模块的定义、端口罗列和端口定义等。modulemy_modudle(AIN,BIN,CIN,CLK,ENABLE,RESETDATA_OUT)Input[3:0]AIN;Input[2:0]BIN;Input[1:0]CIN;InputCLK,ENABLE,RESET;Output[4:0]DATA_OUT;…….,根据每条语句的执行时刻,写出每个变量在仿真过程中和仿真结束时的值。initialbegin A=1'b0;B=1'b1;C=2'b10;D=4'b1100;#10begin A=1'b1;B=1'b0;end#15begin C=#52'b01;end#10begin D=#7{A,B,C};#0A=1’b0,B=1’b1,C=2’b10,D=4’b1100,#10A=1’b1,B=1’b0,C=2’b10,D=4’b1100,#30A=1’b1,B=1’b0,C=2’b01,D=4’b1100,#42A=1’b1,B=1’b0,C=2’b01,D=4’,位宽为8比特的寄存器型数组,用for语句对该数组进行初始化,要求把所有的偶元素初始化为0,所有的奇元素初始化为1。…….reg[7:0]stage[255:0]initialbeginfor(i=0;i<256;i=i+2)stage[i]=0;for(i=1;i<256;i=i+2) state[i]=1;,输入一个位宽是32比特的数data,和一个左移、右移的控制信号shift_contr[1:0],shift_contr[1]=1,data左移一位,shift_contr[0]=1,data右移一位,函数返回移位后的数值。[31:0]shiftinput[31:0]data_in;input[1:0]shift_contr;beginif(shift_contr[1])shift=data_in<<1;if(shift_contr[0])shift=data_in>>1;,该任务能计算出一个八位变量的偶校验位作为该任务的输出,计算结束后,经过三个时钟周期将该校验位赋给任务的输出。(even_bit,odd_bit,input_bus);outputeven_bit,odd_bit;input[7:0]input_bus;regeven_bit,odd_bit,a;beginodd_bit=^input_bus;//产生奇校验位a=~odd_bit;end;//产生偶校验位@(posedge?clk)@(posedge?clk)@(posedge?clk)even_bit=a;(A,B,C,D,sel,data_sel);parameterwidth=8;input[width-1:0]A,B,C,D;input[1:0]sel;output[width-1:0]data_sel;reg[width-1:0]data_sel;always@(AorBorCorDorsel)begin case(sel) 2'b00:data_sel<=A; 2'b01:data_sel<=B;2'b10:data_sel<=C; 2'b11:data_sel<=D; default:$display("signalisinvalid"); (clk,rst,A,B,C,D,sel,data_sel);parameterwidth=8;input[width-1:0]A,B,C,D;input[1:0]sel;inputclk,rst;output[width-1:0]data_sel;wire[width-1:0]data_sel;assigndata_sel=sel[1]?(sel[0]?D:C):(sel[0]?B:A);endmodulelogo作业答案设计一个序列检测器,用于检测串行输入的二进制序列,每当连续输入三个或三个以上的1时,序列检测器的输出为1,其它情况下输出为0。(1)画出状态转移图。(2)写出VerilogHDL程序(要求在程序中使用2个always语句)