数字逻辑第七章.ppt

该【数字逻辑第七章 】是由【明月清风】上传分享，文档一共【109】页，该文档可以免费在线阅读，需要了解更多关于【数字逻辑第七章 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。第七章 可编程逻辑器件
单击此处添加副标题
单/击/此/处/添/加/正/文
CLICK HERE TO ADD A TITLE
PLD由逻辑单元、互连线单元、输入/输出单元组成，各单元的功能及相互连接关系都可经编程设置。借助EDA（Electronic Design Automation）工具软件，PLD可为数字系统设计者提供灵活而强大的处理能力。
PLD从早期的小规模PLD（PROM、PLA、PAL、GAL）发展起，现已发展成复杂的PLD（CPLD/FPGA）,其逻辑单元可达数百个、等效逻辑门数十万个、片内信号传输延时在ns数量级。PLD的目前发展方向之一是将CPU、存储器、逻辑单元乃至模拟部件集成在一块芯片以构成系统级PLD(SoPC)，使用户通过编程可实现更综合、更大规模的系统。
7．1 ROM (Read Only Memory:只读存储器)
ROM可作为一种PLD器件
ROM是计算机中的重要部件，通常用于存储固定信息。ROM中的存储信息在芯片掉电后一般能继续保存。ROM存储的信息在其工作时只能被读出，不能被改写。ROM由若干存储单元（字）组成，每一单元存储了m个二进制位（例如8位）。输入给ROM的为n条地址线（例如10条），地址线经地址译码器给出2n条字线，每条字线(Wi)寻址一个存储单元。被寻址的存储单元通过m条位线（Dj）将存储的0、1信息送出ROM。
图表达了一个n=2、m=4的CMOS-ROM的结构。图中可见2n＝4个存储单元中存储的1、0信息和MOS管的有、无的对应关系。ROM中存储的信息可由制造厂家一次性制作进去，也可由用户写入，后者称为PROM （Programmable ROM）
01
图 CMOS-ROM的结构示例
02
ROM中的地址译码器用2n条输出字线表达n位地址线上变量的编码，译码的规则是每条字线（Wi）对应n位地址变量的一个最小项（n位地址变量的与运算乘积项）。ROM的地址译码器是一个与运算阵列，它给出n位地址变量的全部最小项（Wi ，i=0～2n-1）。在任何时刻，各Wi中必有一个、只有一个有效。这个与运算阵列在ROM中是固定制备的。
由图可见，各存储单元中具有相同位权的存储MOS管的漏极输出连接在同一条输出数据线（位线Dj）上。由于同一时刻只可能有一条字线（Wi）有效，因而同一位线上的各存储位呈或运算关系。由于ROM存储的0、1信息可根据需要制作进入或由用户写入，因而说ROM中的存储矩阵是一个可编程的或运算阵列。
D0 = W0﹒1 + W1﹒0 + W2﹒0 + W3﹒1
D1 = W0﹒1 + W1﹒1 + W2﹒0 + W3﹒1
D2 = W0﹒1 + W1﹒0 + W2﹒1 + W3﹒0
D3 = W0﹒0 + W1﹒1 + W2﹒1 + W3﹒0
（）
从以上分析可见，ROM是一种与运算固定，或运算可编程的器件，可作为PLD用于实现n个输入变量的多输出（最多m个）组合函数。在实现组合函数时，将函数式整理为最小项表达式并由此决定ROM存储单元的内容，将函数变量输入到ROM的地址线，由ROM的每条数据线得到一个函数输出。
[]用ROM实现四位自然二进制码到循环码的转换电路。
解：四位二进制码A3A2A1A0与循环码D3D2D1D0的转换真值表如表。
二进制码
循环码
A3 A2 A1 A0
D1 D2 D1 D0
0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
0 0 1 0
0 0 1 1
0 0 1 1
0 0 1 0
0 1 0 0
0 1 1 0
0 1 0 1
0 1 1 1
0 1 1 0
0 1 0 1
0 1 1 1
0 1 0 0
1 0 0 0
1 1 0 0
1 0 0 1
1 1 0 1
1 0 1 0
1 1 1 1
1 0 1 1
1 1 1 0
1 1 0 0
1 0 1 0
1 1 0 1
1 0 1 1
1 1 1 0
1 0 0 1
1 1 1 1
1 0 0 0
二进制码A B C D
循环码W X Y Z
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 0
1 0 1 0
1 0 1 1
1 0 0 1
1 0 0 0
0
1
3
2
6
7
5
4
C h
D h
F h
E h
A h
B h
9
8
A3 A2 A1 A0
ROM 的 地 址 线
D3 D2 D1 D0
ROM 的 数据 线
ROM存储单元的内容