基于ARM&FPGA的1394仿真测试前端系统设计.docx

该【基于ARM&FPGA的1394仿真测试前端系统设计 】是由【科技星球】上传分享，文档一共【19】页，该文档可以免费在线阅读，需要了解更多关于【基于ARM&FPGA的1394仿真测试前端系统设计 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。基于ARM&FPGA的1394仿真测试前端系统设计
 
 
苏 宇，孔 璐，周 珊，马云云，王金波
(中国科学院 空间应用工程与技术中心，北京 100094)

基于ARM&FPGA的1394仿真测试前端系统设计
苏 宇，孔 璐，周 珊，马云云，王金波
(中国科学院 空间应用工程与技术中心，北京 100094)
针对在航天嵌入式软件测试中遇到的将1394总线仿真测试融合到分布式测试系统中的实际需求，提出了一种基于ARM&FPGA架构的1394仿真测试前端系统；在简单介绍了1394总线和分布式测试系统后，设计和实现了1394仿真测试前端软硬件，并基于此前端构建分布式仿真测试系统；经测试，1394仿真测试前端满足1394等时数据包和异步数据包的收发时序要求，并成功应用于某航天器软件第三方评测中。
IEEE1394协议；ARM；现场可编程门阵列；分布式系统
0 引言
近年来，伴随着载人航天技术的飞速发展，系统的复杂度越来越高，对各个子系统之间的数据传输速率的要求也在不断提高；而且随着航天器上的载荷设备进行的科学探测和科学实验的越来越丰富和深入，对数据通信速率的要求也随之提高，原有的1553B总线的1 Mbps的传输速率已经无法满足高速数据通信要求。IEEE1394是一种高速串行总线，一项与平台无关的技术，可以应用于各种设备和PC机中，凭借这种与众不同的跨平台能力，得到了众多的IT厂商(Microsoft和Intel)的大力支持[1]。但是在目前的市面上众多的嵌入式IEEE1394开发系统中，几乎都是通用设备，接口较为单一，用户软件操作界面较为复杂。有时候为了完成实际的任务，不得不花费较大的精力去学习和配置用户软件；甚至有时候还无法将其完美融入到现有的仿真测试系统中，对重新构建分布式集成测试系统也会有较大影响。
综上所述，本文在对IEEE1394总线协议以及分布式集成测试系统结构简单分析的基础上，由配置项级的航天嵌入式软件第三方测试中关于IEEE1394总线的具体测试需求，设计了IEEE1394总线仿真测试前端系统，届时IEEE1394总线数据帧和任务调度运行于移植了嵌入式Linux操作系统的ARM11(S3C6410)处理器中，以ARM+FPGA为硬件核心的控制处理器就可以根据仿真监控测试系统的测试指令[2]，实现灵活对IEEE1394协议芯片的初始化、工作模式以及消息进行配置，测试人员只要根据测试需求，通过在监显控制终端配置一系列指令就可以完成对IEEE1394总线设备的功能测试、强度测试以及故障测试等。
1 IEEE1394总线简介
IEEE1394是一种高速串行总线，也称“火线(FireWire)”，其最早由Apple公司在20世纪80年代主导开发的一种高速实时数据传输总线，意在简化其计算机的连线。在1995年由IEEE(电气与电子工程师协会)正式制定为总线标准，被认定为IEEE1394-1995规范，即IEEE1394[3]。 Mbps、25 Mbps以及50 Mbps等传输速率，在Cable模式下则可以达到400 Mbps的速率；而在后来发布的新版本如IEEE1394b，传输速率则可达到800 Mbps； Gbps。
IEEE1394是一项成熟的技术，几乎被所有现代操作系统所支持[4]，广泛应用于数码相机、数字摄像机、电视机顶盒以及计算机及其外部设备中。其中IEEE1394b还被用于F-22猛禽战斗机和F-35闪电II攻击战斗机数据总线中[5]。此外，美国国家极轨道军事环境卫星系统(NPOESS)和地球行星探测器(FPT)等航天器都采用了IEEE1394总线进行设备间的通信。
IEEE1394串行总线支持等时传输和异步传输，分别用于等时事务和异步事务的传输[6]。异步传输不占据固定的带宽, 但能保证节点获得时间上的公平访问；等时传输以固定的时间间隔(125 μs)发送数据，有着高于异步传输的优先级[7]。
IEEE1394总线根据协议可以分为4个部分，即物理层、链路层、事物层以及总线管理层。物理层的作用是提供设备间的电气连接以及机械连接，主要特点是提供逻辑信号到物理电气信号的转换[8]。链路层的主要功能是转化数据流格式
使其按照协议成为总线可以识别的数据包[9]。链路层也对进来的等时包或异步包进行地质或信道号的解码，以及CRC校验[10]。事务层只处理异步包，提供读事物、写事物以及锁定事物等操作[11]，但是不提供任何有关等式传输的服务。总线管理层的主要功能是对总线进行配置,并管理各个节点[12]，同时设定自身的传输速度和工作模式等。
2 仿真测试系统概述
分布式仿真测试平台——DSTP (distributed simulation testing platform)是采用半实物仿真原理，通过对被测试的目标板进行仿真，模拟出被测目标的运作环境，从而实现对被测试目标系统进行动态、闭环、非侵入式的系统仿真测试[13]。
一般来说，DSTP主要由测试服务器、嵌入式测试前端、被测设备以及监显控制终端等构成。如图1所示。
图1 分布式仿真测试系统结构图
监显和控制终端的功能：
1)调用测试数据库中已构建好的测试指令序列，完成对测试数据和测试指令的配置操作，发起测试行为；
2)测试结果数据的回显及回放：即测试监显终端将仿真测试前端回传的被测软件反馈数据包进行实时显示，以供测试人员参考；
3)测试数据的判读功能：即测试人员事先写好数据判读脚本或判读软件，并嵌入到测试监显终端中，每当被测软件有下行数据包需要判读时，即可通过测试监控终端的数据判读功能，生成判读结果数据或判读报告，以供测试人员查看或参考。
根据测试的具体需求，测试服务器上一般运行大型关系型数据库，如：Oracle、IBM DB2以及Microsoft SQL Server等。测试服务器的功能：
1)测试指令序列存储：根据被测软件的实际特点，在数据库中构建并存储测试指令序列的数据模型；
2)测试数据存储：将测试人员配置的测试激励数据以及被测软件反馈的原始测试结果数据进行归档以及存储。
由图1可知，嵌入式仿真测试前端是连接测试监控终端和被测设备(软件)的桥梁，根据被测软件的具体测试需要，测试前端可由一个或多个测试前端构成，在本设计中，整个系统的工作流程如图2所示。
图2 仿真测试系统工作流程图
3 IEEE1394仿真测试前端硬件设计
本文要实现的IEEE1394仿真测试前端在结构上仿真测试指令的处理以及IEEE1394 总线协议芯片的帧和消息处理部分，系统硬件结构框图如图3所示。
图3 系统硬件设计框图
在本设计中，仿真测试前端板采用了核心板+底板的设计模式，核心板采用的是ARM+FPGA的通用架构，不同测试前端之间的核心板可以互换；由于底板的硬件资源有限，底板是采用通用接口和专用接口组成，通用接口是指RS232、SD卡、以太网以及电源模块等；专用接口根据测试需要可包含RS422接口、1553B总线接口、IEEE1394接口、。
测试开始时，由测试监控终端调用测试服务器内已经组建完成的测试指令序列，IEEE1394仿真测试前端通过以太网接收测试指令序列，并对其进行解析处理，从而完成对IEEE1394协议芯片的配置以及测试激励数据的转发，驱动IEEE1394协议芯片和IEEE1394 PHY芯片的运行；同时通过多线程设计将被测目标软件反馈的数据打包并传送至测试监控终端。
系统上电后，运行于ARM中的应用程序软件会完成对IEEE1394协议芯片内部寄存器的初始化，以及芯片工作模式的设置，然后等待测试控制终端发起测试任务。FPGA 内部对IEEE1394协议芯的读写操作分别进行， 为了通信的快速性和有效性，读操作和写操作都实例化了双口的RAM，ARM 与IEEE1394协议芯片之间往来的数据帧首先经过双口的RAM，FPGA 内部将数据帧和控制信号转化成ARM 和IEEE1394 协议芯片需要的时序，再进行数据传输。
NAND Flash和SDRAM存储器
NAND Flash 存储器是断电非易失型存储器，主要用于存放Bootloader、内核映像文件、根文件系统以及用户应用程序等，在本文中，使用一片SAMSUNG公司型号为K9G8G08U0A容量大小为1 GB NAND Flash芯片；SDRAM 存储器是断电易失型存储器，本文中SDRAM采用两片SAMSUNG公司的K4X51163PC芯片，每片容量大小为128 MB，数据运行速度可达266 MHz。
ARM处理器和FPGA芯片
本文中，嵌入式仿真测试前端的微处理器采用SAMSUNG公司的ARM11—S3C6410微处理器，该微处理器基于ARM1176JZF-S内核，拥有强大的内部资源，可稳定工作在533 MHz，支持多种NAND Flash和Mobile DDR，同时支持以太网、RS232以及SD卡等多种外部接口；FPGA采用的是Xilinx公司的Virtex5系列
的XC5VLX110T芯片，该芯片资源丰富，与ARM之间采用的是三态总线相连。 V信号，因此它们之间采用直连进行通信。
IEEE1394协议芯片
在本设计中，IEEE1394协议芯片采用的是美国德州仪器公司(TI)的TSB12LV32芯片，物理层芯片采用TI公司的TSB41AB3芯片。TSB12LV32链路层芯片全面支持 IEEE 1394-1995 和P1394a高速串行总线协议规范；支持等时数据和异步数据传输等功能；芯片中含有一个通用发送FIFO和一个通用接收FIFO，大小均为2 kB。
物理层芯片TSB41AB3全面支持 1394-1995和P1394a高速串行总线协议规范； 提供 3个线缆端口，最高速度可达 400 Mb/s； MHz，由外部晶振提供。物理层芯片的/ISO管脚是链路层接口隔离控制标识位。该引脚电平的高低决定了链路层芯片和物理层芯片之间电路的连接方式：直接连接方式还是隔离电路方式；本文中/ISO引脚接低电平，即链路层芯片和物理层芯片采用了直连的方式。
4 IEEE1394仿真测试前端软件设计
在本设计中，不仅要求系统能够控制IEEE1394协议芯片的上电初始化、复位、工作模式的设定等，还要求其能够实时响应测试控制终端发送的测试指令序列和被测设备的反馈数据，因此在ARM处理器上移植了嵌入式操作系统，测试人员只需根据测试具体需求建立不同优先级的测试任务，由嵌入式操作系统完成各个任务的调度，这样大大提高了编程的效率和代码可维护性。