EDA实验三.doc

一、实验目的
七段显示译码器的设计原理。
七段显示译码器电路。
。
二、实验设计内容及要求:
七段显示译码器,并下载到实验板上。
,并按照BCD 码的值进行显示。
三、实验器材:
软件:Altera公司的QuartusII软件。
芯片:Altera公司的EP2C8T144C8。
开发平台:台湾掌宇公司的CIC—310智能型可编程数字开发系统。
实验步骤
,并建立VHDL文本编辑文件在编辑环境中编写VHDL程序。代码如下:
library ieee;
use ;
entity bcd_decoder is
port(i:in std_logic_vector(3 downto 0);
y:out std_logic_vector(7 downto 0));
end;
architecture one of bcd_decoder is
begin
process(i)
begin
case i is
when"0000"=>y<="11111100";
when"0001"=>y<="01100000";
when"0010"=>y<="11011010";
when"0011"=>y<="11110010";
when"0100"=>y<="01100110";
when"0101"=>y<="10110110";
when"0110"=>y<="10111110";
when"0111"=>y<="11100000";
when"1000"=>y<="11111110";
when"1001"=>y<="11110110";
when"1010"=>y<="11101110";
when"1011"=>y<="00111110";
when"1100"=>y<="10011100";
when"1101"=>y<="0111