EDA技术与应用讲义 第9章第1节 设计方法.ppt

第9章第1节设计方法<EDA技术与应用> 课程讲义
下一章
合肥工业大学彭良清
上一章
本节内容
可编程逻辑设计的基本原则
可编程逻辑设计常用设计思想和技巧
Altera公司推荐的编码风格
面积优化
速度优化
可编程逻辑设计的基本原则
面积和速度的平衡与互换原则
硬件原则
系统原则
同步设计原则
避免使锁存器(LATCH)
Peter关于成功设计的十大原则
面积和速度:含义
面积:
含义:设计所消耗的FPGA/CPLD的逻辑资源数量
衡量指标:触发器数(FF),查找表数(LUT),宏单元数(MC),逻辑门数(GATE),逻辑单元数(LE)
速度
含义:设计在芯片上稳定运行所达到的最高频率
影响最高频率的因子:
PAD to PAD Time
Clock Setup Time
Clock Hold Time
Clock to Output Delay
建立时间(Tsetup time) & 保持时间(Thold time)
返回
时钟的最小周期定义(Xilinx模型)
TCLK=TCKO+TLOGIC+TNET+TSETUP-TCLK_SKEW
时钟的最小周期定义(Xilinx模型)
TCLK=TCKO+TLOGIC+TNET+TSETUP-TCLK_SKEW
TCLK: 最小时钟周期
TCKO: 时钟输出时间
TLOGIC: 同步元件之间的组合逻辑时间
TNET: 网线延时
TSETUP: 同步元件的建立时间
TCLK_SKEW: 时钟信号延时的差别
TCLK_SKEW=TCD2-TCD1
时钟的最小周期定义(Altera模型)
面积和速度:含义
一个设计的速度和面积往往是一个范围,是可变的
如何改变设计的速度和面积:
修改代码,采用不同的代码结构
在EDA软件中对设计的目标码进行编译控制
选择不同的器件
设计的目标不是:
占用最小的面积
达到最快的速度
设计的目标而是:
在满足项目功能和性能指标要求的情况下达到面积和速度均衡
硬件原则
差异:
不能用编写软件语言(C,C++,JAVA)的逻辑来编写VHDL代码
过程:
必须对实现的硬件电路“成竹在胸”,然后再用HDL代码实现之
串行和并行:
必须深刻理解之
基本语句电路:
对基本IF,SWITCH,CASE,FOR等语句生成的电路应完全掌握