chater8 集成组合逻辑器件.ppt

第8章常用集成组合逻辑器件及其应用
加法器
编码器
译码器和数字显示
数据选择器
1. 理解加法器、编码器、译码器等常用组合逻辑
电路的工作原理和功能。
2. 学会数字集成电路的使用方法。
本章要求:
第8章常用集成组合逻辑器件及其应用
加法器
十进制:0~9十个数码,“逢十进一”。
在数字电路中,常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。
在数字电路中,为了把电路的两个状态(“1”态和“0”态)与数码对应起来,采用二进制。
二进制:0,1两个数码,“逢二进一”。
加法器
加法器: 实现二进制加法运算的电路
进位
如:
0 0
0 0
1
1
+
1
0
1
0
1
0
1
0
不考虑低位
来的进位
半加器实现
要考虑低位
来的进位
全加器实现
半加器
半加:实现两个一位二进制数相加,不考虑来自低位的进位。
A
B
两个输入
表示两个同位相加的数
两个输出
S
C
表示半加和
表示向高位的进位
逻辑符号:
半加器:
CO
A
B
S
C

半加器逻辑状态表
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
逻辑表达式
逻辑图
&
=1
A
B
S
C
A
B
S
C
CO

逻辑符号
全加器
输入
Ai
表示两个同位相加的数
Bi
Ci-1
表示低位来的进位
输出
表示本位和
表示向高位的进位
Ci
Si
全加:实现两个一位二进制数相加,且考虑来自低位的进位。
逻辑符号:
全加器:
Ai
Bi
Ci-1
Si
Ci
CO

CI
(1) 列逻辑状态表
(2) 写出逻辑式
Ai Bi Ci-1 Si Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
逻辑图
&
=1
>1
Ai
Ci
Si
Ci-1
Bi
&
&
半加器构成的全加器
>1
Bi
Ai
Ci-1
Si
Ci
CO

CO

多位加法器
实现多位二进制数相加的电路,称为加法器。
(一)四位串行加法器
根据进位的方式不同,有串行加法器和超前进位加法器。
A3
B3
S3
C3
CO

CI
A2
B2
S2
C2
CO

CI
A1
B1
S1
C1
CO

CI
A0
B0
C0-1
S0
C0
CO

CI
优点:电路简单,缺点速度慢。