毕业设计（论文）-基于单片机和FPGA的位同步信号提取[附程序].doc

湖南工程学院
毕业设计论文
题目: 基于单片机和FPGA的位同步信号提取
专业班级: 电子信息工程
学生姓名: 学号:
完成日期:
指导教师:

评阅教师:
2006 年 6 月
湖南工程学院应用技术学院毕业设计(论文)
诚信承诺书
本人慎重承诺和声明:所撰写的《基于单片机和FPGA的位同步信号提取》是在指导老师的指导下自主完成,文中所有引文或引用数据、图表均已注解说明来源,本人愿意为由此引起的后果承担责任。
设计(论文)的研究成果归属学校所有。
学生(签名)
年月日

湖南工程学院应用技术学院
毕业设计(论文)任务书

设计(论文)题目: 基于单片机和FPGA的位同步信号提取
姓名李国冀专业电子信息工程班级 0281 学号 16
指导老师刘正青职称实验师教研室主任刘望军
一、基本任务及要求:
本课题是设计一具有通用性的输入信号的位同步提取系统,系统可以实现10HZ~1MHZ的信号同步。使用单片机进行实时控制现场可编程逻辑门阵列FPGA完成位同步信号提取,通过理论和实验研究,完成硬件电路和软件设计并试制样机,要求完成:
1、单片机实时控制FPGA,完成实时频率跟踪测量和自动锁相;
2、在FPGA 内部,设计完成以下部分:
A、全数字锁相环DPLL,主要包含:数控振荡器、鉴相器、可控模分频器
B、LED动态扫描电路、FPGA和单片机的数字接口,以完成两者之间的数字传递
3、设计辅助电路:键盘、LED;
二、进度安排及完成时间:
(1)第二周至第四周:查阅资料、撰写文献综述和开题报告;
(2)第五周至第六周:毕业实习;
(3)第六周至第七周:项目设计的总体框架:各个模块以及各个模块之间的关系确定,各个模块的方案选择与各个模块的所用主要器件的确定;
(4)第八周至第十三周:各个模块的主要器件熟悉及相关知识的熟悉;各个模块的具体任务实现:硬件电路、软件编程;
(5)第十四周至第十五周:系统的总体仿真与调试
(6)第十六周至第十七周:撰写设计说明书;
(7)第十八周:毕业设计答辩;
目录
摘要 I
Abstract II
引言 1
第1章绪论 2
位同步技术当前的发展 2
EDA简介 3
8051型单片机 4
FPGA器件简介 4
FPGA器件的发展 4
FPGA器件的结构 5
Altera器件及EPM7064 7
FPGA开发过程简介 8
C语言 9
VerilogHDL 9
MAX+PLUS II 概述 10
第2章系统组成结构 11
单片机模块 11
键盘模块 11
测频、输出显示模块 12
数字锁相环(DPLL)模块 13
第3章各模块的具体设计及实现 14
单片机模块的设计与实现 14
键盘模块的设计与实现 15
设计中问题和解决方法 15
键盘设计的软件设计 16
测频、输出显示模块的设计与实现 17
测频部分 17
测频电路的设计实现 17
测频模块的软件设计 17
显示部分 18
7448芯片介绍 18
锁相环模块的设计与实现 21
鉴相器的选择 21
可编程K可逆计数器的设计 22
I/D线路的设计 24
可编程N分频器的设计 25
第4章位同步信号提取系统整体测试 28
锁相环的仿真与测试 28
单片机软件的测试 29
系统的整体测试 31
参考文献 33
致谢 34
附录A 单片机软件设计程序 35
附录B FPGA芯片内部模块的Verilog HDL设计 58
基于单片机和FPGA的位同步信号提取
摘要:本文所设计的位同步系统是使用单片机进行实时控制现场可编程门阵列(FPGA)进行同步的,在此设计中,本文主要做了以下内容:
1、单片机实时控制FPGA完成实时频率跟踪测量和自动锁相。
2、在FPGA内部,设计有以下两部分:
全数字锁相环(DPLL),主要包括数控振荡器、鉴相器、可控模N分频器。
LED动态扫描电路、FPGA和单片机的数据接口,以完成两者之间的数据传递。
3、设计辅助电路:键盘、LED显示、信号源等。
4、整体测试表明:系统可以实现10Hz到1MHz的信号同步,键盘及显示电路工作正常。
关键字:单片机、电子设计自动化(EDA)、Verilog