集
成
电
路
设
计
实
验
报
告
电控学院
微电0902班
0906090216
张鹏
目录
1 综合实验的任务与目的 2
2 综合实验的内容和要求 2
3设计方案对比和论证确定 4
4设计实现过程 5
5验证结果说明和结论 7
6总结版图设计技巧 9
7心得体会 10
8 参考文献 11
MOS集成运算放大器的版图设计
1 综合实验的任务与目的
集成电路设计综合实验是微电子学专业学科的实践性教学课程,其任务是向学生介绍集成电路软件设计的基本知识,基本的设计方法,学会使用专用软件进行集成电路设计,学习集成电路版图的设计及物理验证的一般方法技巧。本次集成电路设计综合实验要求学生完成对CMOS 集成运算放大器电路的版图设计及其物理验证。
2 综合实验的内容和要求
实验的内容
本次集成电路设计综合实验的内容为:CMOS 集成运算放大器的版图设计以及采用DIVA工具进行物理验证。版图设计的过程是:先进行电路分析,计算出各端点的电压及各管的电流,从而求出各管的W/L比,进而依据设计规则设计各管图形,进行布局、布线以及物理验证,最后完成整个版图设计。
目标电路及其性能要求
目标电路原理图如图1所示,为两级CMOS集成运算放大器,其中M1~M4构成有源负载的差分输入级;M5提供该级的工作电流;M8,M9构成共源放大电路,作为输出级;M7为源跟随器,作为增益为1的缓冲器,以克服补偿电容的前馈效应,并消除零点;M6提供M7的工作电流;M10,M11组成运放的偏置电路。
图1 CMOS集成运算放大器原理图
电路的性能要求:输出电压摆幅大于;最大转换速率为;为10pF。
工艺选择
double metal double poly mixed signal technology 。
工艺信息描述:
工艺名称:6S06DPDM-CT
工艺尺寸:
多晶硅层数:2
铝的层数:2
电压类型: 3~5V
工艺参数:,,,,,。
假定时,晶体管进入饱和工作状态。
版图设计的一般方法和技巧
实际电路和原理图毕竟有所差别,各种非理想因素会影响电路的性能,使之偏离设计目标。因此,我们先要了解实际电路中各种非理想因素存在的原因,以及它对电路造成的影响。然后,同时从仿真和版图两个方面入手来解决这个问题。一方面,在电路设计中建立对应的模型,使原理电路更接近实际电路,从而使仿真和测试结果吻合。另一方面,画版图时使用适当的技巧,通过合理的布局、布线减小非理想因素对电路的影响
。
实验要求
由学生独立设计、操作完成实验;要求学生掌握版图设计概念、方法、技巧,了解软件设计平台使用方法,并培养独立实验、创新能力。
掌握集成电路性能与版图布局布线之间的关系,能够合理进行版图规划。
掌握集成电路版图设计规则的含义以及消除或减小寄生效应的措施,能够正确设计集成电路版图,学会版图录入和版图设计规则检查(DRC)软件的使用。
3设计方案对比和论证确定
基础上既不用担心版图出错,又不用担心各种距离尺寸问题。这种方案简单易上手,而且很快就做完了,除了系统上的错误之外就是正确的,但是这种方案在实际应用时非常不可取,因为大尺寸不仅制作困难,而且很费成本,所以不可取。大尺寸的版图。即所有的器件尺寸远远超过最小值,这样在电路连接正确的。
小尺寸的版图。即所有的器件尺寸基本接近最小值或者最小值的倍数,基本符合设计规则,在设计版图时要时刻DRC,防止出错,这需要认真计算尺寸,用标尺时刻做好度量工作,因为一个地方出问题很可能要出大错,所以这种方案能够保证设计的版图最符合要求,而且有可能还可以付诸于实际应用,但是这种方案需要花很长时间来画版图,所以比较费时费力。
因为前期在电路仿真时遇到了很多麻烦,再加上自身水平有限,所以大部分时间花在了电路测试电路的搭建上,所以后来经过组员的讨论论证,再考虑时间比较紧的缘故,我们决定采用折衷的方法,即在尽量符合设计规则的前提下,尽最大可能把版图尺寸缩小,基本上是第一种。
4设计实现过程
前期准备
画版图之前应该向电路设计者了解MOS摆放的顺序及位置,了解版图的最终面积是多少。在电路当中哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组, 每组之间各自是如何分布在版图上的,要求的工作进度与自己预估的进度有哪些出入。
全局设计
这个布局图应该和功能框图或电路图大体一致,然后根据模块的面
集成电路设计综合实验报告 来自淘豆网m.daumloan.com转载请标明出处.