02实验二 MSI译码器、数选器和全加器及其应用.ppt

一、实验目的
1、掌握MSI译码器和数选器的逻辑功能和使用方法。
2 、熟悉MSI译码器、数选器的应用。
3、学习全加器、半加器的灵活应用.
实验二 MSI译码器、数选器和全加器及其应用
二、实验原理
1、译码器
概念
(特定含义:规则、顺序)
二进制代码
某种代码
译码
编码
译码器
编码器
译码输入,二进制编码0-7依次对应8个输出
1、 3—8译码器74LS138
八个输出端,低电平有效。
译码状态下,相应输出端为0
禁止译码状态下,输出均为1
~
S1、
使能输入, 与逻辑。
EN = 1(
EN=0 ,禁止译码,输出均为1
) ,译码
A0 ~A2
使能端的两个作用:
(1)消除译码器输出尖峰干扰
EN端的正电平的出现在A0-A2稳定之后
EN端正电平的撤除在A0-A2再次改变之前
(2)逻辑功能扩展
避免A0-A2在变化过程中引起输出端产生瞬时负脉冲
八中选一数据选择器CT74LS151()
八选一需
三位地址码
2、数据选择器
分类:二选一、四选一、八选一
全加器是实现
3 、全加器的设计
全加器逻辑符号
全加器真值表
输入输出
Ai Bi Ci Si Ci+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
一位二进制数
一位二进制数
低位来的进位
相加
和
高位进位
(一)加法器的功能与分类
功能:实现N位二进制数相加
按实现方法分类:串行进位加法器、超前进位加法器
(1)串行进位加法器
如图:用全加器实现4位二进制数相加。
低位全加器进位输出
高位全加器进位输入
(2)超前进位加法器
进位位直接由加数、被加数和最低位进位位CI0形成。
加法器的逻辑符号:
加数
被加数
和
低位进位
进位
返回
芯片引脚图P309
应用
N位加法运算、代码转换、减法器、十进制加法
例1. 试用四位加法器实现8421BCD码至余3BCD码的转换。
解:余3码比8421码多3,因此:
A3-A0:8421码
B3-B0 :0011(3)
CI0 :0
返回