毕业设计（论文）-基于FPGA IP核的函数信号发生器的设计.doc

本科生毕业论文(设计)
题目
基于FPGA IP核的信号发生器的设计
姓名
学号
院系
物理工程学院
专业
通信工程
指导教师
周子立职称副教授
2011年 5月 11日
曲阜师范大学教务处制

目录
摘要 1
关键词 1
Abstract 1
Key words 1
第一章绪论 1
1
FPGA技术的发展历史和动向 1
2
2
课题内容及论文内容安排 3
第二章 DDS的基本原理及实现 3
DDS的基本原理 3
DDS的实现方法 4
第三章信号发生器的FPGA实现 6
现场可编程门阵列(FPGA)的简介 6
Xilinx ise 开发基本步骤 7
信号发生器的FPGA 实现 8
正弦信号的实现 8
方波的实现 9
三角波的实现 11
第四章系统硬件设计 12
系统硬件总体框图 12
Spartan 3E开发板 12
AD/DA转换模块 14
键盘控制模块 16
第五章系统的调试与性能测试 17
FPGA的仿真与验证 17
系统的误差分析 18
第六章结论语 19
致谢 19
参考文献 19
基于FPGA IP核的函数信号发生器的设计
通信工程专业学生
指导教师
摘要:在现代电子测量技术的研究及应用领域中,常常需要用到多种不同频率的信号, 如正弦波、三角波和方波等, 因此多波形信号发生器的应用十分广泛。近年来,以数字技术为基础的波形发生器得到了飞速的发展,性能指标都达到了一个新的水平。现场可编程门阵列(FPGA)器件具有容量大、运算速度快、现场可编程等优点,使得许多复杂的电路有了新的实现途径, 越来越被广泛地应用到实际系统中。
本文提出了一种基于Xilinx FPGA IP CORE设计方法,直接调用已封装好的DDS parators core、ROM core产生所需的波形,无需编写其程序代码,只需熟悉CORE的接口定义和操作方法,然后利用Verilog HDL编写键盘控制程序实现对信号频率、方波占空比的控制。实际应用表明,该方法能够大大提高设计效率,可以实现信号频率程序控制,输出信号具有失真度低、稳定度好、分辨率高等优点。
关键词:FPGA,IP CORE; Verilog HDL,直接数字式频率合成,信号发生器
The Design Of Signal Generator Based On FPGA IP Core
Tutor Liu Guangfeng
Abstract:In the field of technology of modern electronic measurement research and application, many kinds of different frequency signals often need to be used, such as sine wave, triangle wave and square-wave, So multi-waveform signal generator is widely used. In recent years, digital technology-based waveform generator whose performance indicators have reached a new level has been rapid development. FPGA which has obvious advantages of large capacity, computing speed, field programmable, etc. make a new way of realizing of plex circuit, more and more widely applied to actual system.
A new design method based on Xilinx IP CORE is introduced, it directly applies the encapsdated DDS core parators core, ROM core and have no requirement of writing codes but being familiar with the interface definitions and operations of th