2007年-2011年软件设计师考试_历年真题及答案全)考试
2007年上半年软件设计师上午试卷
●(1)不属于计算机控制器中的部件。
(1) IR PC ALU PSW
●在 CPU 与主存之间设置高速缓冲存储器 Cache,其目的是为了(2) 。
(2) CPU 对主存的访问效率
注释:CACHE是一种高速缓冲存储器,是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。通过在主存和高速CPU之间设置一个小容量的高速存储器,在其中存放CPU常用的指令和数据,CPU对存储器的访问主要体现在对SRAM的存取,CPU可以不必加等待状态而保持高速操作。采用CACHE技术,解决了CPU与主存之间速度不匹配的问题
●下面的描述中,(3)不是 RISC 设计应遵循的设计原则。
(3)
,功能复杂的指令长度长而简单指令长度短
注释:一般原则:(1)确定指令系统时,只选择使用频度很高的指令及少量有效支持操作系统,高级
语言及其它功能的指令;(2)减少寻址方式种类,一般不超过两种;(3)让所有指令在一个机器周
期内完成;(4)扩大通用寄存器个数,一般不少于32个,尽量减少访存次数;(5)大多数指令用硬
联实现,少数用微程序实现;(6)优化编译程序,简单有效地支持高级语言实现。
基本技术:(1)按RISC一般原则设计,即确定指令系统时,选最常用基本指令,附以少数对操
作系统等支持最有用的指令,使指令精简。编码规整,寻址方式种类减少到1、2种。(2)逻辑实现
用硬联和微程序相结合。即大多数简单指令用硬联方式实现,功能复杂的指令用微程序实现。(3)
用重叠寄存器窗口。即:为了减少访存,减化寻址方式和指令格式,简单有效地支持高级语言中
的过程调用,在RISC机器中设有大量寄存嚣,井让各过程的寄存器窗口部分重叠。(4)用流水和延
迟转移实现指令,即可让本条指令执行与下条指令预取在时间上重叠。另外,将转移指令与其前
面的一条指令对换位置,让成功转移总是在紧跟的指令执行之后发生,使预取指令不作废,节省
一个机器周期。(5)优化设计编译系统。即尽力优化寄存器分配,减少访存次数。不仅要利用常规
手段优化编译,还可调整指令执行顺序,以尽量减少机器周期等。
●某系统的可靠性结构框图如下图所示。该系统由 4 个部件组成,其中 2、3 两部件并联冗余,再与 1、4 部件串联构成。假设部件 1、2、3 的可靠度分别为 、、。若要求该系统的可靠度不低于 ,则进行系统设计时,分配给部件 4 的可靠度至少应为(4)C 。
注释:2、3的不可靠度为(1-),则2、3的可靠度为(1-(1-)2),若4的可靠读为x,*(1-(1-)2)>= ,所以答案为C
●指令流水线将一条指令的执行过程分为四步,其中第 1、2 和 4 步的经过时间为△t,如下图所示。若该流水线顺序执行 50 条指令共用 153△t,并且不考虑相关问题,则该流水线的瓶颈第 3 步的时间为(5)△t。
(5)A. 2 B. 3 C. 4 D. 5
注释:,则四条指令应该是并行的(图中(1),(2),(3)并行),每个过程串行
,则执行过程见图
Δt Δt x Δt
: ┌───┐ ┌───┐ ┌───┐ ┌───┐
: │ ├─┤ ├─┤ ├─┤ │ (1)
: └───┘ └───┘ └───┘ └───┘
Δt Δt x Δt
: ┌───┐ ┌───┐ ┌───┐ ┌───┐
: │ ├─┤ ├─┤ ├─┤ │(2)
: └───┘ └───┘ └───┘ └───┘
Δt Δt x Δt
: ┌───┐ ┌───┐
2007年-2011年软件设计师考试 历年真题及答案 来自淘豆网m.daumloan.com转载请标明出处.
