基于FPGA的超宽带数字下变频设计
随着雷达应用需求的提高和数字信号处理技术的迅速发展,对雷达接收系统的设计也越来越希望符合软件无线电的设计思想,即将ADC尽可能靠近天线,将接收到的模拟信号尽早数字化。
数字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号,但随着信号载频和带宽的不断提高,也需要更加高速的ADC完成信号采样,于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中,高速的数据率使得基于FPGA的宽带数字下变频算法已不再适合采用传统的串行结构实现,本文介绍了一种基于并行多相滤波结构的超宽带数字下变频设计方法,其并行的流水处理方式使得高速数据无需缓存,处理带宽也相应大大提高。
根据带通采样定理,在数字中频接收系统中采样率s f 与信号中频c f 。满足(其中M为正整数)时,数字混频算法最为简单,尤其是在采样率较高的超宽带数字接收系统中,满足此条件可以简化设计、便于工程实现。
在本文的超宽带数字接收系统中,采样率和接收带宽都较大,低通滤波器设计采用多相结构。设低通滤波器的冲激响应为h(n),其Z变换为:
这样即完成滤波器系数的多相分解,在工程实现时在工程实现时,可以根据需要采用先抽取再滤波的方式降低对硬件处理速度的要求,并提高实时处理能力。
数字下变频仿真和设计主要基于FPGA系统级设计工具System Generator(SysGen)完成,它能够实现从算法模型向FPGA硬件的直接迁移。工程实现主要包含数字混频、并行多相滤波和数据抽取三部分,其中数字混频过程同时实现了2倍抽取,并行多相滤波后得到大带宽信号的基带I/Q数据,再对此基带信号进行2倍或多倍抽取即可实现对较小带宽的抽取。以并行八相滤波分解结构为例,数字下变频算法结构如图1所示。
本文的超宽带数字接收系统中,要求信号中频为400MHz,采样率为1600MHz,输入信号带宽包含600MHz和350MHz两种。根据后续处理系统需求,数字下变频后对基带信号分别进行2倍和4倍抽取,抽取后的数据率分别为800MHz和400MHz.
高速ADC选择TI公司的ADC083000,其采样率和全功率带宽均达到3GHz;FPGA选择Xilinx公司Virtex-6系列的XC6VSX315T,其具有较多的DSP48E资源,非常适合用于数字下变频算法中占用资源较多的数字滤波器设计。
高速数字信号预处理
ADC采样后的高速数字中频信号是通过4路速率为400MHz的并行总线输入至FPGA的,如此高速的信号显然不易在FPGA中直接进行数字下变频处理。为了适应FPGA进行数字下变频时的处理速度,保证其在常温和高低温下均稳定工作,首先需要对高速数字信号进行降速预处理。Virtex-6系列FPGA拥有专用的双倍数据速率寄存器IDDR可以实现数据率降低一倍,其
下降沿数据由输入时钟的反转进行控制,算法实现如图2所示。
经降速处理后,输入至FPGA的4路并行、速率为400MHz的高速信号就变成8路并行、速率为200MHz的较低速信号,这样的数据率非常适合FPGA处理。
数字混频
由于信号中频400MHz与采样率1600MHz符合fc/fs=1/4的对应关系,数字本振就只
基于FPGA的超宽带数字下变频设计 来自淘豆网m.daumloan.com转载请标明出处.
