工程硕士学位论文-DVB-S2中BCH码编译码器设计与仿真实现.docx

分类号 学号 GS00000000
U D C 密级公开
工程硕士学位论文
DVB-S2中BCH码编译码器设计与仿真实现
硕士生姓名
(姓名)
学科领域
(领域名称)
研究方向
(研究方向名称)
指导教师
(导师姓名职称)
(协助导师姓名职称)
国防科学技术大学研究生院
二〇一三年一月

The designation and simulation of BCH encoder and decoder in DVB-S2
Candidate:(Candidate’s Name)
Advisor:(Advisor’s Name)
A thesis
Submitted in partial fulfillment of the requirements
for the professional degree of Master of Engineering
in (Domain Title)
Graduate School of National University of Defense Technology
Changsha,Hunan,
(January,2013)
目录
摘要 v
ABSTRACT vi
第一章绪论 7
研究背景 7
国内外研究现状 8
9
10
第二章 BCH码的编码原理和算法研究 11
DVB-S2的纠错码技术 11
BCH码的编译码原理 13
数学基础 13
线性分组码 15
循环码 18
BCH码 19
BCH码的纠错原理 20
信道编码定理 20
有限域理论 21
第三章 DVB-S2中BCH算法的研究 24
编码算法 24
25
多项式运算编码算法 25
译码算法 26
伴随式计算 26
求错误位置多项式 27
求的根并纠错 34
第四章高速BCH码编译码器设计 35
编码器设计 35
35
39
43
44
串行译码器的设计 48
并行译码器的设计 55
第五章高速BCH码编译码器硬件仿真实现 57
57
串行编码器的仿真和综合 57
并行编码器的仿真和综合 58
59
串行译码器的仿真和综合 60
并行译码器的仿真和综合 61
DVB-S2 中 BCH 和 LDPC 级联码的性能研究 62
DVB-S2 中 BCH 码的纠错性能 62
DVB-S2 中 LDPC 码的纠错性能 63
BCH+LDPC级联码的纠错性能 64
级联码中LDPC码GPU仿真性能 65
LDPC码 65
译码算法简介 66
仿真结果 67
第六章总结与展望 69
课题总结 69
课题展望 69
致谢 71
参考文献 72
表目录
表 DVB-S2中普通FEC帧参数 12
表 DVB-S2中短FEC帧参数 12
表 生成的 15
表 普通帧中的 16 次最小多项式[4] 36
表 短帧中的 14 次最小多项式[4] 37
表 码率与 MODCOD 值对照表[4] 38
表 DVB-S2中最小多项式的所对应的次数小于24根 50
表 串行编码器综合结果 58
表 并行编码器综合结果 59
表 串行译码器综合结果 60
表 并行译码器综合结果 61
表 普通帧格式下 BCH 码的码率 62
图目录
图 DVB-S2 中上行链路系统结构图[4] 3
图 DVB-S2中FEC帧格式 8
图 与的关系 17
图 BM算法流程图 27
图 改进BM算法流程图 29
图 Euclid算法流程图 30
图 ME算法流程图 31
图 编码器外部接口图 35
图 BCH 码的编码器电路[20] 36
图 并行BCH编码器简化结构图 39
图 DVB-S2中