EDA第一章.ppt

第1章概述
what is EDA?
一、定义:
电子产品自动化设计进程。
以Computer为工作平台;
以EDA软件工具为开发环境;
以HDL为设计语言;
Electronic Design Automation
Hardware Description Language
1
Application Specific Integrated Circuit
System On a Chip
System On a Programmable Chip
以PLD为实验载体;
以ASIC、SOC、SOPC芯片为目标器件;
以电子系统设计为应用方向。
广义上还包括半导体工艺、可编程器件、PCB、电路仿真、测试、诊断等(设计)自动化。是一种综合技术。
Programmable Logic Device
2
Printed Circuit Board
Intellectual Property
二、发展历程:
二维CAD、IC设计、PCB布线;
CAM、CAT、CAE,自动布线、PCB分析、通用元器件图库;
高级语言描述、大规模ASIC设计技术、标准HDL;
IP core得到确认,大规模CPLD、FPGA不断推出。
Complex Programmable Logic Device
Field Programmable Gate Array
3
EDA技术的实现目标
Objective :ASIC
Design approach : 3 types
1、采用超大规模PLD
FPGA,CPLD——Programmable ASIC
(主流器件)
4
2、Semi-Custom or Full-Custom ASIC
①Gate Array ASIC
②Standard Cell ASIC
③ Full-Custom ASIC
3、混合ASIC
既具有FPGA功能,又含有标准单元ASIC的模块,为设计SOC和SOPC提供了途径。
5
the Institute of Electrical and Electronic Engineering
Very high speed IC
Hardware Description Language
Verilog HDL, 1995
About VHDL
1983,美DOD发起,IBM、TI等开发
1985,正式推出
1987,IEEE标准1076
1993,IEEE STD-1993
是一种用于设计电子系统硬件的计算机语言,以软件编程的方式来描述来描述电子系统的电路结构、逻辑功能和逻辑形式。
6
Compiler
高级语言→机器代码
依赖于某种CPU
机器代码不是硬件结构
不能改变硬件结构
功能单一,一对一翻译
Synthesizer
list file
适用于不同硬件环境
代表特定的硬件结构
随时可改变硬件结构
具有能动性、创造性
Synthesis分三个主要层次:
High Level Synthesis
Logic Synthesis
Layout Synthesis
VHDL综合
7
Register Transport Level
基于VHDL的自顶向下设计方法
TOP-DOWN 设计方法:
VHDL行为描述
系统分解成多个模块
RTL建模
门级模型
物理布线
硬件测试
8
EDA与传统电子设计方法的比较
**传统电子设计方法:以手工为主
**EDA方法:
(1)搞清楚要实现的数字系统的功能(行为)
(2)利用VHDL语言编写描写电路行为的程序
(3)功能仿真(仿真效果不好,重复(2))
(4)把程序下载到FPGA或CPLD开发板
(5)硬件测试
(6)更改VHDL程序(硬件测试效果若不好)
9
EDA相对于传统电子设计方法的主要优势:
(1)对设计者的硬件知识和硬件经验要求低
(2)与以CPU为主的电路系统相比,EDA技术具
有更好的高速性能
(3)纯硬件系统的高可靠性(状态机的出现)
(4)具有自主知识产权
10