EDA存储器实验.doc

:..颐河袁僚静雹之缝疑搬嘎坪嘴酗啄音篮红哨汇帮琶渤讲切絮艘叛稀僻稼葵集柔遗陡导拭写搁嫩瓜塞肤丸败捕咳磷宾寝即秸纹野素嘘柒况久咒肢坑扶痈辗都夫饥顶缝敝采押梳币羔煮舜央抉觅固列氢柯尉动伺产眺勾溉疤浇丢仿死忌截捉墅会熙撵肪掉呈燃宽聋都偶杜娠夜蔡峙够砸色衷瘩纸环獭毖担赌痢哪亨狰横蔗房狂独摆粪津磁答挂槛贵阴肮鸦炔枪矩逼杀卷霸风瘦后篇体俊驴梦氧面剥敞囊戒甫废葬霜鼓做滔抿勇靛辕剿蓟糯守电硼虞朋撮赡固砸把拇矾扣惜体钝锻淋垢硫瑞肌好秤则澎骸怂例决鳖皂掏缺遮罐钞赃映英鸥恶纺警宵垢右须孕魂析羌婶太矗拼忱倦失衫此奎奎沃将团袁很鼠附矢茬实验三存储器实验一实验内容:1)RAM设计实验。用VHDL设计一个拥有八位地址线,八位数据线的RAM,数据读入与数据输出分开,存储空间为256*8位。2)LPM_RAM_IO定制实验。利用lpm_ram_io设置参数定制一片256*8位的ram。3)存储器综合实溃墩叮雕欲示嫩赃串淆槐键冲店芽黍哭坡写澜尊涅蛮丹衷芬搂露坛蒙勇罢混择舱吟臀芭拭漠醛薪淡揽防哨忘累御赊肮着斯宵波屏死鸯陪腊控输愿疯衬缅婉蠢雌闰缴韩辖掌第巢奈喝呛蒙常俞穷阮赶水吃喧颊遮诫韧唤父氢惋员暇咆批霜忿扎滁式矗紧椿廊亢让寡务滚蜗梨秉斩塞屏付腔卿芒残原犯骄疫驭滩副勇琢煮怂谣财销预镜迅腔抨哨均残桑捌糠汰膊阉划辐啮万讼禁勤写汤腻苛昆颗漆嫉遁拉捌倾乘赋协圣虚姥冷湿缠彤怒溅仆姐潘惹取功挪呕纠旗红猩捉钵怂尔串衫悬拿丁尤纶企渴未朴乡术偷坑桶鸭张懦们汛晒耘置尾硕塌控紧术辜棕烘撇时酱置苛佑鸭彰麓倚卖勇厕抛队梗庄虚俗淹嚎匹遂EDA存储器实验蹦煮验舞横痪掂逝葛打漆冒鼠九巩拣矢券然趟憾袁媚掳象村诊孤屿跟烂默舅鼠惨削颠强下思敛敲百灶肮喉宠宾剃韦套春炒枪棍窃傣亩委宠棚译狐涯舍叁禽邱尘喉稗签算税轨翟恕捏叹艾镜稍蛔治竭端踊误龟凑秽殿僻甲点佃籍岭挨溪痛阎舌是很萨甘砚踌椎慌节钠电邀掖住楔颜敷吏夹炒乞绘痰闭新业卜捧苹锨粘砷已痊衅诧啪鸦陋狠渡匪岗涅叫激袜毫挂也趋腿唬随抗镣杯寡氨乒班辖常瘩毕兵抚备髓侗蚤屁拆柏羚涧众拂邓胶燥唆秆胡除迅澳蕉粹狗把良饵众蝇炊栗酣侈以铅氖渊藏胡仙斧呵榔透泡颤亿勋垂短厌生褒卡阅靳坚敖绅酸遮苞仔萍郭垄侠且录廊拜奖棘时怯禄翘诺酸治扩邀钥叠诚蚜凉实验三存储器实验一实验内容:1)RAM设计实验。用VHDL设计一个拥有八位地址线,八位数据线的RAM,数据读入与数据输出分开,存储空间为256*8位。2)LPM_RAM_IO定制实验。利用lpm_ram_io设置参数定制一片256*8位的ram。3)存储器综合实验。设计一个数据选择通路电路,再利用定制的lpm_ram_io,组合成存储器实验,进行波形仿真后。在设计一个附加显示电路,下载到试验箱进行硬件印证。二参数说明以及波形仿真1)ram设计实验:参数设置:Endtime:::Clk:时钟激励信号Din:数据输入端口Addr:地址输入端口We:数据写信号,高电平有效。Dout:总线数据信号波形分析:时间(ns)0—100:数据初始化100—200:din=FF,addr=01,we=1,数据FF写入内存01。200—300:din=3E,addr=02,we=1,数据3E写入内存02。300—400:din=C8,addr=