EDA技术及应用多媒体课件内容资料.ppt

EDA技术及应用多媒体课件内容资料.pptEDA多媒体教学课件本课件相关参考书目<<EDA技术及应用>>朱正伟等编著,清华大学出版社<<CPLD/FPGA的开发和应用>> 徐光辉等编著,电子工业出版社出版<<数字系统设计与VerilogHDL>> 王金明等编著,电子工业出版社出版<<EDA技术实用教程>> 潘松等编编著,科学出版社出版一、EDA、EDA技术及其应用与发展EDA>ElectronicDesignAutomationEDA/=Protel、PSPISE、EWB、…?规范化标准化设计效率高充分利用计算机,远离经验和硬件硬件描述语言综合器仿真测试库适配器下载器第1章绪论与传统电子设计技术和单片机技术相比,EDA技术及电路系统的优越性表现在:1、自主知识产权2、开发技术标准化、规范化、IPCore(IntellectualProperty)的可利用性3、自顶向下的设计方案,设计效率高和规模大4、现代电子开发技术的发展方向,全方位仿真、充分利用现代计算机技术7、CPLD的纯硬件加密的可靠性要好得多,5、先进的编程下载技术-isp,和硬件测试技术-JTAG6、对于硬件经验要求不高,仅需集中精力于系统本身功能的实现8、高速性能好9、高可靠性10、可设计成单片系统---SYSTEMONACHIP-SOC下表表明用FPGA实现的8阶8位FIR滤波器的处理速度可达104MSPS,而用DSP芯片实现的滤波器要达到相当速度,则需要指令执行速度为832MIPS的DSP芯片。遗憾的是目前还没有指令执行速度在100MIPS以上的DSP芯片,除非有十多个DSP芯片一起工作二、EDA实验的3个层次1、逻辑行为的实现2、控制与信号传输功能的实现3、算法的实现如:译码器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球等电路的设计,时钟频率一般低于4MHz如:各类信号发生器、A/D采样控制器、FIFO、RS232或PS/2通信、FPGA/CPLD与单片机综合控制等电路的设计,时钟频率一般在25MHz左右如:离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、数字锁相环、调制解调器、图象DSP等电路的设计,时钟频率一般在50MHz以上硬件描述语言HDL-HardwareDescriptionLanguage常用硬件描述语言:1、ABEL-HDL2、AHDL3、VHDL4、VerilogHDL硬件描述语言与软件描述语言(C、ASM、PASCAL)间有许多不同之处…...IEEE标准EDA工具软件1、ALTERA:MAX+PLUSII、QUARTUS2、LATTICE:ispEXPERTSYSTEM、ispSynarioStarterispDesignExpert3、XILINX:FOUNDATION4、FPGAExpress、Synplify、LeonardoSpectrum...EDA公司:CADENCE、EXEMPLAR、RAPHICS、OrCAD、SYNOPSYS、SYNPLICITY、VIEWLOGIC、...