数字日历倒计时牌电路课程设计.doc

西安文理学院物理与机械电子工程学院课程设计报告专业班级10级电子信息工程2班课程数字电子技术题目数字日历倒计时牌电路的设计学号08101100224学生姓名王小兵指导教师余秋菊2012年9月1西安文理学院物理与机械电子工程学院课程设计任务书学生姓名王小兵专业班级10级电信2班学号08101100224指导教师余秋菊职称教授教研室B0315课程数字电子技术题目数字日历倒计时牌电路的设计任务与要求设计任务:实际以基准脉冲信号产生电路;能进行日、时、分、秒的倒计时以及独立的时间显示电路。设计要求:要求设计思路清晰,给出总体设计框图和总电路图;给出各单元电路设计及其原理;结合软件进行电路仿真;组装实际电路并调试通过;按照要求撰写课程设计报告。……………………………………………4设计任务和要求……………………………………4总体设计方案………………………………………5功能模块设计与分析………………………………5电路的安装与调试…………………………………11实验仪器及元器件清单……………………………12心得体会……………………………………………12附录一系统电路图…………………………………14设计目的1、巩固和加深对数字电子电路基本知识的理解,学会认识和使用一些简单的电子元器件,如74系列芯片,555定时器,二极管,电阻,常用芯片,蜂鸣器,数码管,进一步熟悉对电路仿真软件Multism7的使用,提高综合运用本课程所学知识的能力,为以后学其他课程打下一定基础。2、通过自己思考、上网查资料,询问指导老师,和小组讨论完成电路的设计以及电路方案的分析、论证和比较,设计计算和选取元器件、电路组装、调试和检测等环节,初步掌握简单实用电路的分析方法和工程设计方法,对课程设计有一定的理解。3、通过本次课程设计学会简单电路的实验调试和性能指标的测试方法,提高学生动手能力和独立思考能力和进行数字电子电路实验的基本技能。二、设计要求和任务设计要求:要求设计思路清晰,给出总体设计框图和总电路图;给出各单元电路设计及其原理;结合软件进行电路仿真;组装实际电路并调试通过;按照要求撰写课程设计报告。设计任务:实际以基准脉冲信号产生电路;能进行日、时、分、秒的倒计时以及独立的时间显示电路。三、总体设计方案最开始我们小组共设计了两套方案,第一套是以74LS192为主要计数芯片的100倒计时电路和24小时计时时钟电路,以74LS47驱动共阴极数码管来完成显示,以数字实验箱来提供秒脉冲和5V电源及接地。后来又设计了以74LS90为计数芯片的时钟电路,但经过讨论和仔细分析后,统一选择了74LS192为计数芯片。本方案共分为六个模块,译码电路,数码显示电路,倒计时电路,时钟电路,控制电路。其中最主要的是倒计时模块和时钟模块以及控制电路模块。显示译码控制电路时钟倒计时秒脉冲发生器图1系统原理框图四、功能模块设计与分析1、8421BCD码递减计数器计数器选用中规模继承74LS192进行设计较为简便,74LS192是十进制可编码同步加/减计数功能。下图是74LS192外引线排列图与功能表:工作原理:当时钟脉冲加入到端,且=1,则计数器在预置数的基础上完成减计数功能,当减计数到0时,端发出借位下跳变脉冲。由74LS192组成的100天倒计时递减计数器如下图,其秒和分的十位预置数为N=(0101)8421BCD=(5)。(见图2)它的计数原理是:只有当低位1端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且=0时,置数端2=0,计数器完成并行置数,在端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。图2小时的个位和十位分别指数N1=0011和N=0010。它的计数原理是:当清零后,来一个CP,个位和十位本该置数9,当两个高位D接上一个与非门以后,与非门输出为低电平,接置数输入端LOAD完成十位置数0010,个位置数0011。(见图2)图3其天数为100进制计数器,原理类似小时的置数。(见图3)图42、8421BCD码加法计数器加法计数的原理与减法的计数原理类似。工作原理:当=1,CR=0时,若时钟脉冲加入到端,且=1,则计数器在预置数的基础上完成加计数功能,当加计数到9时,端发出进位下跳脉冲;秒计数的十位为6进制计数,N=0110,个位为十进制数,当十位计数到6时,QB,QC输出为高电平,通过74LS00的与非后输出低电平,加到置数端LOAD完成置数功能,置入的数为0,由于置数不需要CP,0110只是一个暂态,故数码管不会显示6;同理,分的十位也置数为5。小时的个位和十位分别为4进制数和2进制数,当高位计数到0010,低位计数到0100是,高位的QB和低位的QC接与非门的输入端,与非门输出