数字逻辑 2008试卷(A).doc

………………………………装………………………………订…………………………………线………………………………课程________________________班级________________________姓名__________________________学号________________________………………………………密………………………………封…………………………………线………………………………安徽工业大学试题纸题号一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十总分得分2008~2009学年第一学期期末考试《数字逻辑》试卷(A)一、单项选择题(每题2分,共38分,要求将答案写在答题纸规定的表格中)1、下列电路中,属于数字电路的是()A、差动放大电路 B、集成运放电路 C、RC振荡电路 D、逻辑运算电路2、不属于BCD码的是()A、8421码 B、Gray码 C、2421码 D、余3码3、标准与或式是由()构成的逻辑表达式。A、与项相或 B、最小项相或 C、最大项相与 D、或项相与4、下列逻辑门类型中,可以用()一种类型实现三种基本运算。A、与门 B、或门 C、非门 D、与非门5、在如图所示的TTL三态们电路中,使能控制端IA,IB为0时,TS门为高阻态;IA,IB为1时,TS门为工作态。不能保证该电路正常工作的条件是()。A、IA=IB=0 B、IA=IB=1 C、IA=0,IB=1 D、IA=1,IB=06、为了将D触发器改造为T触发器,图中所示电路中的虚线框内应为()。A、或非门 B、与非门 C、异或门 D、同或门7、在下列触发器中,对输入端有约束条件的是()A、主从JK触发器 B、维阻D触发器C、同步RS触发器 D、边沿T触发器8、在下列触发器中,()存在空翻现象。A、主从JK触发器 B、维阻D触发器 C、同步RS触发器 D、边沿T触发器9、下列组合逻辑电路中,()实现了“异或”运算功能。………………………………装………………………………订…………………………………线………………………………课程________________________班级________________________姓名__________________________学号________________________………………………………密………………………………封…………………………………线………………………………安徽工业大学试题纸10、组合逻辑电路中的险象是由于()引起的。A、电路未达到最简 B、电路有多个输出C、电路中的时延 D、逻辑门类型不同11、下列逻辑电路中,()不属于组合电路。C、D、12、下列逻辑电路中,()不能实现三变量“一致性电路”的功能。A、B、C、D、13、下列中规模通用集成电路中,()属于时序逻辑电路。A、多路选择器74153 B、计数器74161 C、并行加法器74283 D、译码器7413814、并行加法器采用先行进位(并行进位)的目的是()A、简化电路结构 B、提高运算精度 C、提高运算速度 D、消除竞争冒险15、EEPROM是指()A、随机读写存储器 B、只读存储器 C、可擦可编程只读存储器 D、电可擦可编程只读存储器16、GAL与PAL的区别在于()。(