实验五全加器的设计及其应用模板.doc

实验五全加器的设计及其应用实验五全加器的设计及应用一、实验目的(1)进一步加深组和电路的设计方法。(2)会用真值表设计半加器和全加器电路,验证其逻辑功能。(3)掌握用数据选择器和译码器设计全加器的方法。二、预习要求(1)根据表5-1利用与非门设计半加器电路。(2)根据表5-2利用异或门及与非门设计全加器电路。三、实验器材(1)实验仪器:数字电路实验箱、万用表;(2)实验器件:74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153;四、实验原理电子数字计算机最基本的任务之一就是进行算术运算,在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的,因此加法器便成了计算机中最基本的运算单元。(1)半加器只考虑了两个加数本身,而没有考虑由低位来的进位(或者把低位来的进位看成0),称为半加,完成半加功能的电路为半加器。框图如图5-1所示。一位半加器的真值表如表5-1所示。表5-1 半加器真值表 000000101001101000图5-1半加器框图由真值表写逻辑表达式:画出逻辑图,如图5-2所示:(a)逻辑图(b)逻辑符号图5-2 半加器(2)全加器能进行加数、被加数和低位来的进位信号相加,称为全加,完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有3个输入端:(被加数)、(加数)、(低位向本位的进位);2个输出端:(和数)、(向高位的进位)。下面给出了用基本门电路实现全加器的设计过程。1)列出真值表,如表5-2所示。表5-2全加器真值表半加器全加器000010100110001001001011**********从表5-2中看出,全加器中包含着半加器,当时,不考虑低位来的进位,就是半加器。而在全加器中是个变量,其值可为0或1。2)画出、的卡诺图,如图5-3所示。(a) (b)图5-3 全加器的卡诺图3)由卡诺图写出逻辑表达式:如用代数法写表达式得:即:4)画出逻辑图,如图5-4(a)所示;图5-4(b)是全