LED数码显示时钟(EDA程序设计).doc

LED 数码显示时钟一、实验目的:1 、地运用数字系统的设计方法进行数字系统设计。 2 、能进行较复杂的数字系统设计。 3、数字钟的工作原理, 数字钟的工作流程图与原理方框图, 自顶向下的数字系统设计方法。二、实验原理: 1 、数字钟的基本工作原理: 数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家万户。作为一种计时工具, 数字钟的基本组成部分离不开计数器, 在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方框图如下: (1 )时基 T 产生电路: 由晶振产生的频率非常稳定的脉冲,经整形、稳定电路后,产生一个频率为 1Hz 的、非常稳定的计数时钟脉冲。(2 )控制逻辑电路: 产生调时、调分信号及位选信号。调时、调分信号的产生: 由计数器的计数过程可知, 正常计数时, 当秒计数器( 60进制) 计数到 59时, 再来一个脉冲, 则秒计数器清零, 重新开始新一轮的计数, 而进位则作为分计数器的计数脉冲, 使分计数器计数加 1。现在我们把电路稍做变动: 把秒计数器的进位脉冲和一个频率为 2Hz 的脉冲信号同时接到一个 2选1 数据选择器的两个数据输入端, 而位选信号则接一个脉冲按键开关, 当按键开关不按下去时( 即为 0), 则数据选择器将秒计数器的进位脉冲送到分计数器, 此时, 数字钟正常工作; 当按键开关按下去时( 即为 1), 则数据选择器将另外一个 2Hz 的信号作为分计数器的计数脉冲,使其计数频率加快,当达到正确时间时,松开按键开关,从而达到调时的目的。调节小时的时间也一样的实现。(3 )计数显示电路: 由计数部分、数据选择器、译码器组成,是时钟的关键部分。计数部分: 由两个 60 进制计数器和一个 24 进制计数器组成, 其中 60 进制计数器可用6 进制计数器和 10 进制计数器构成; 24 进制的小时计数同样可用6 进制计数器和 10进制计数器得到:当计数器计数到 24 时, “2”和“4”同时进行清零,则可实现 24 进制计数。数据选择器: 84 输入 14 输出的多路数据选择器, 因为本实验用到了 8 个数码管( 有两个用来产生隔离符号‘—' )。译码器: 七段译码器。译码器必须能译出‘—’, 由实验二中译码器真值表可得: 字母 F 的 8421BCD 码为“ 1111 ”, 译码后为“ 1000111 ”, 现在如果只译出‘—’, 即字母 F 的中间一横,则译码后应为“ 0000001 ”,这样,在数码管上显示的就为‘—’。 2 、自顶向下设计分割图: 数字钟计数显示电路控制逻辑电路 2选1 数据选择器位选信号发生器计数器译码器数据选择器调时、调分控制电路位选信号发生电路控制逻辑电路计数器电路时基T 产生电路 1Hz 晶振分频整形门控双稳脉冲计数译码显示说明:按一下按键 key0, 完成复位功能,clk5 选择 1Hz 的时钟,clk3 选择的时钟频率尽量高。三、实验连线: 1、将 EP1C3 适配板左下角的 JTAG 用十芯排线和万用下载区左下角的 SOPC JTAG 口连接起来,万用下载区右下角的电源开关拨到 SOPC 下载的一边。 2、请将 JPLED1 短路帽右插, JPLED 的短路帽全部上插, 实验板右下方频率源 CLK 1 接任意频率作为扫描频率。 3 、将实验板左端的 JP103 全部