Verilog语言的自动售货机.doc

Verilog课程设计------自动售货机一、实验目的1)设计一个自动售货机,此机能出售1元、2元、5元、10元的四种商品。出售哪种商品可有顾客按动相应的一个按键即可,并同时用数码管显示出此商品的价格。2)顾客投入硬币的钱数也是有1元、2元、5元、10元四种,但每次只能投入其中的一种硬币,此操作通过按动相应的一个按键来模拟,并同时用数码管将投币额显示出来。3)顾客投币后,按一次确认键,如果投币额不足时则报警,报警时间3秒(可用点阵模拟报警)。如果投币额足够时自动送出货物(送出的货物用相应不同的指示灯显示来模拟),同时多余的钱应找回,找回的钱数用数码管显示出来。4)顾客一旦按动确认键3秒后,自动售货机即可自动恢复到初始状态,此时才允许顾客进行下一次购货操作。5)售货机还应具有供商家使用的累加卖货额的功能,累加的钱数要用数码管显示,显示2位即可。此累加器只有商家可以控制清零。6)此售货机要设有一个由商家控制的整体复位控制。二、实验原理首先应搭建识别模块,将代表每种硬币的拨码开关信号转变为BCD码进行累加。当累加完成后,将累加结果与代表商品的BCD码相比较。如果大于售出商品并对两个BCD码求差,求差的结果作为找钱信号;如果等于直接售出商品;小于则报警。至于统计卖钱额,则是对售出的商品进行累加。三、分析与设计思路可分为以下模块1)分频模块。2)计时模块。用于控制确认键后到恢复初始化的3秒计时。3)识别模块。将每种硬币、货品的拨码开关信号转变为编码。4)清零模块。用于销售总额的清零。5)初始化模块6)控制模块。用于数据读入、投币不足、交易成功状态的控制及转化。7)显示模块四、程序代码段moduleautoseller(clk,g,m,yes,read,zero,led_dig,led_seg,led_c,led_r,led);inputclk,yes,read,zero;//确定键,商家读取键,清零键input[3:0]g,m;//货品及投币选择键outputled_dig,led_seg,led_c,led_r,led;//数码管输出及点阵输出regf_100;//分频时钟regf_1;reg[3:0]goods,money,led,change,g_c;integerr,a,b,a_tmp2,a_tmp1;integerret=0;//用于控制各状态间的转换reg[9:0]count;reg[7:0]led_c,led_r,led_dig,led_seg;reg[1:0]state;integeri;regx;always@(posedgeclk) //分频模块 begin if(a_tmp2==999) begin f_100=~f_100; a_tmp2<=0; end else a_tmp2<=a_tmp2+1; end always@(posedgeclk) begin if(a_tmp1==) begin f_1=~f_1; a_tmp1<=0; end else a_tmp1<=a_tmp1+1; end always@(posedgef_1)begin if(ret!=0)//用于按确认键后的计时 begin a=a+1; end else begin a=0; endendalways@(posedgef_100)beginif(zero