stm32英文翻译.docx

本科毕业设计（论文）外文翻译译文
学生姓名： 　 　 白永飞 　 　　 　
院（系）： 电子工程学院 　 　　
专业班级：　 　　 　电信1102 　 　 　 　
指导教师：　　 许水法 　 　　
完成日期： 2015年　3 月 21 日
ﻬSTM32参考手册
SＴM３2 Ｒefeｒｅnｃｅ Manuaｌ
作者：STMiｃｒoelectronｉcs
起止页码：　1３8至152和１70至180
出版日期（期刊号)：2010年
出版单位：STＭicroelｅcｔrｏｎics
外文翻译译文:
SＴM３2参考手册
8　通用(GＰＩO)
8．1 GPＩＯ功能描述
每个GPI/O端口有两个3２位配置寄存器（ＧＰＩＯｘ_CRL，GPＩOx_CRＨ)，两个３2位数据寄存器（ＧPIＯx＿IDR和GPIOx_OＤR)，一个32位置位/复位寄存器(GPIOx＿BSRR)，一个1６位复位寄存器(ＧPIOx_BＲＲ）和一个32位锁定寄存器（GPIOx_ＬCKR).根据数据手册中列出的每个I/O端口的特定硬件特征，　GPIO端口的每个位可以由软件分别配置成多种模式.
─ 输入浮空
─ 输入上拉
─ 输入下拉
─ 模拟输入
─ 开漏输出
─ 推挽式输出
─ 推挽式复用功能
─ 开漏复用功能
每个I/O端口位可以自由编程，然而I/０端口寄存器必须按３２位字被访问（不允许半字或字节访问).GＰIOx_ＢSRR和GPＩOx_ＢRＲ寄存器允许对任何ＧPIO寄存器的读/更改的独立访问;这样,在读和更改访问之间产生IRQ时不会发生危险。
下图给出了一个I/O端口位的基本结构.
表1７ 　端口位配置表
表18　 输出模式位
8．（ＧPIO）
复位期间和刚复位后，复用功能未开启，I／Ｏ端口被配置成浮空输入模式(CNFx［1：0］=０1b，ＭOＤEｘ［1：0］＝00b)。
复位后，JＴAG引脚被置于输入上拉或下拉模式:
─ PA15：JTDＩ置于上拉模式
─　PA１4：JＴCＫ置于下拉模式
─ PA13:JＴMS置于上拉模式
─ PB4： ＪNＴRST置于上拉模式
当作为输出配置时,写到输出数据寄存器上的值(GＰIOx_ODR）输出到相应的Ｉ/（当输出0时，只有N—MOS被打开)使用输出驱动器。
输入数据寄存器（GPIOｘ_IDR)在每个ＡPB2时钟周期捕捉I/O引脚上的数据。
所有ＧPIO引脚有一个内部弱上拉和弱下拉,当配置为输入时，它们可以被激活也可以被断开。
８．１。2 单独的位设置或位清除
当对GPＩOx_ODR的个别位编程时,软件不需要禁止中断：在单次ＡPB2写操作里，可以只更改一个或多个位。
这是通过对“置位/复位寄存器”（ＧＰIOx_BＳRR，复位是 GPIOｘ＿ＢRR）中想要更改的位写’1’来实现的。没被选择的位将不被更改。
．3 外部中断/唤醒线
所有端口都有外部中断能力。为了使用外部中断线，端口必须配置成输入模式。更多的关于外部中断的信息，参考:
● 第９。2 节:外部中断/事件控制器（ＥXTI）;
●　。3节：唤醒事件管理。
8。1。7 输入配置
当Ｉ/O端口配置为输入时：
●　输出缓冲器被禁止
● 施密特触发输入被激活
● 根据输入配置(上拉，下拉或浮动)的不同,弱上拉和下拉电阻被连接
● 出现在I/O脚上的数据在每个AＰＢ2时钟被采样到输入数据寄存器
● 对输入数据寄存器的读访问可得到Ｉ/O状态
下图给出了I/Ｏ端口位的输入配置， 输入浮空/上拉/下拉配置
（１) VＤD＿FT　对５伏容忍I/O脚是特殊的，它与VDD不同
8． 输出配置
当I/Ｏ端口被配置为输出时：
● 输出缓冲器被激活
─ 开漏模式：输出寄存器上的'0'激活Ｎ—MOS，而输出寄存器上的'１’将端口置于高阻状态(P-MOS从不被激活)。
　─ 推挽模式：输出寄存器上的’0’激活N－MOS，而输出寄存器上的’1’将激活P—ＭOS.
● 施密特触发输入被激活
● 弱上拉和下拉电阻被禁止
● 出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器
● 在开漏模式时，对输入数据寄存器的读访问可得到I/O状态
● 在推挽式模式时,对输出数据寄存器的读访问得到最后一次写的值。
下图给出了I/O端口位的输出配置。
１）　VＤＤ_FＴ 对5伏兼容I/Ｏ脚是特殊的，它与ＶDD不同