eda选择题.doc

1． 在EDA工具中，能完成在目标系统器件上布局布线软件称为（C ）


2． 在执行MAX+PLUSⅡ的（D）命令，可以精确分析设计电路输入与输出波形间的延时量。
A .Create default symbol B. Simulator
Analyzer
3．VHDL常用的库是（A）
A. IEEE
C. WORK D. PACKAGE
4．下面既是并行语句又是串行语句的是（C）

…ELSE语句
5．在VHDL中，用语句（D）表示clock的下降沿。
A. clock’EVENT ’EVENT AND clock=’1’
C. clock=’0’ D. clock’EVENT AND clock=’0’
1． IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__A__。
A .软IP
2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，__D__是错误的。
；
，可与FPGA / CPLD的基本结构相映射的网表文件；
、面积、性能的要求，需要对综合加以约束，称为综合约束；
，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。
3．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。
；
；
，在每次上电后必须进行一次配置；
，MAX7000系列属FPGA结构。
4．进程中的变量赋值语句，其变量更新是_A__。
；
；
；
。
5．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述__D__。
；
；
；
。
，其综合结果可实现___A___。
A. 时序逻辑电路 B. 组合逻辑电路
C. 双向电路 D. 三态控制电路
7．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化___B___。
①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法
A. ①③⑤ B. ②③④
C. ②⑤⑥ D. ①④⑥
8．下列标识符中，__B___是不合法的标识符。
A. State0 B. 9moon C. Not_Ack_0 D. signall
9．关于VHDL中的数字，请找出以下数字中最大的一个：__A__。
A. 2#1111_1110#
B. 8#276#
C. 10#170#
D16#E#E1
10．下列EDA软件中，哪一个不具有逻辑综合功能：__B__。
+Plus II

II

1、2. 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→__A__→综合→适配→____B____→编程下载→硬件测试。P14
A. 功能仿真 B. 时序仿真
C. 逻辑综合 D. 配置
3. IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL