eda技术与应用_eda技术的应用资料.ppt

2017-1-24 1第7章EDA 技术的应用?本章概要:本章通过用硬件描述语言 VHDL 和 Verilog HDL 实现的设计实例,进一步介绍 EDA 技术在组合逻辑、时序逻辑电路设计以及在测量仪器、通信系统和自动控制等技术领域的综合应用。本章列出的全部 HDL 源程序均通过 Quartus II或 ModelSim 工具软件的编译。?知识要点:( 1) VHDL 的组合逻辑、时序逻辑以及综合应用实例。(2) Verilog HDL 的组合逻辑、时序逻辑以及综合应用的实例。(3) VHDL 和 Verilog HDL 实现系统设计的实例。?教学安排:本章教学安排 8学时。 2017-1-24 组合逻辑电路设计应用 8位乘法器的设计 8位乘法器的元件符号如图 所示, a[7..0] 和b[7..0] 是被乘数和乘数输入端, q[15..0] 是乘积输出端。 8位乘法器元件符号 2017-1-24 3 用 VHDL 描述的 8位乘法器源程序如下: LIBRARY IEEE; USE ; ENTITY mul IS PORT( a,b : IN integer range 0 to 255; q: OUT integer range 0 to 65535); END mul ; ARCHITECTURE one OF mul IS BEGIN q<=a * b; END one; 2017-1-24 4 用 Verilog HDL 描述的 8位乘法器源程序如下: module mul8v ( a,b,q ); input[7:0] a,b ; output[15:0] q; assign q = a * b; endmodule 2017-1-24 5 十六进制编码键盘设计十六进制编码键盘的结构如图 所示,它是一个 4×4矩阵结构,用 x3~x0和y3~y0等8条信号线接收 16个按键的信息, 相应的编码器元件符号如图 所示。 x0x1x2x3 2017-1-24 6 VHDL 描述源程序如下 LIBRARY IEEE; USE ; ENTITY hcoder IS PORT(x,y:INSTD_LOGIC_VECTOR(3 DOWNTO 0); S : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END hcoder ; ARCHITECTURE struc OF hcoder IS BEGIN 2017-1-24 7 PROCESS ( x,y ) VARIABLE xy:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN xy :=(X & y); CASE xy IS WHEN B"11101110" => S <= B"0000"; WHEN B"11101101" => S <= B"0001"; WHEN B"11101011" => S <= B"0010"; WHEN B"11100111" => S <= B"0011"; WHEN B"11011110" => S <= B"0100"; WHEN B"11011101" => S <= B"0101"; WHEN B"11011011" => S <= B"0110"; 2017-1-24 8 WHEN B"11010111" => S <= B"0111"; WHEN B"10111110" => S <= B"1000"; WHEN B"10111101" => S <= B"1001"; WHEN B"10111011" => S <= B"1010"; WHEN B"10110111" => S <= B"1011"; WHEN B"01111110" => S <= B"1100"; WHEN B"01111101" => S <= B"1101"; WHEN B"01111011" => S <= B"1110"; WHEN B"01110111" => S <= B"1111"; WHEN OTHERS => S <= B"0000"; END CASE; END PROCESS ; END struc ; 2017-1-24 9 Verilog HDL 描述如下: Module hcoder(x,y