下载此文档

基于FPGA的PCIExpress总线设计.pptx

文档分类：IT计算机 | 页数：约99页举报非法文档有奖

1/99

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/99 下载此文档

文档列表 文档介绍

基本的I/O概念
单端输入，2个IC间仅用单一的信号连接，该信号与指定的电压范围进行比较，得出逻辑值。
差分信号
差分输入，一对标识为V+和V-的导线来表示。当V+>V-时，信号定义成正极信号，当V+<V-时，信号定义成负极信号。
差分信号很久以来主要是用于长距离传送，而不用于PCB上的芯片间通信
差分信令的发展
随着IC通信速度的提高，系统和IC设计者开始寻找可以处理更高速度的信令方法。
与单端信令相比，差分信令有几点优势：

两个IC间的通信的时序模型
有三种用于两个IC间通信的时序模型：
系统同步
源同步
自同步
系统同步（共同时钟/普通时序系统）
系统同步系统就是指驱动端和接收端的同步时钟信号都是由一个系统时钟
发生器提供。
时序模型
示意图
源同步的应用背景
在低速通信中，大多数的信号延时都被忽略了，因为与有效时间相比，延时时间很短。但是，随着速度的提高，管理延时越来越困难，甚至最终变得不可能。
改善问题的方法之一及时发送数的同时发送一个时钟副本。这种方法叫源同步。它可以极大的简化时序参数。
源同步结构图与时序图

基于FPGA的PCIExpress总线设计来自淘豆网m.daumloan.com转载请标明出处.