华为 FPGA设计流程指南.docx

华为_FPGA设计流程指南华为_FPGA设计流程指南
FPGA设计流程指南
前言
本部门所承担的FPGA设计任务主要是两方 面的作用:系统的原型实现和ASIC的原型验证。
编写本流程的目的是:
•在于规范整个设计流程，实现开发的合理
性、一致性、高效性。
•形成风格良好和完整的文档。
•实现在FPGA不同厂家之间以及从FPGA
到ASIC的顺利移植。
•便于新员工快速掌握本部门FPGA的设计
流程。
由于目前所用到的FPGA器件以Altera的为
主，所以下面的例子也以Altera为例，工具组
modelsim +
LeonardoSpectrum/FPGACompilerll +
Quartus,但原则和方法对于其他厂家和工具也 是基本适用的。
1・基于HDL的FPGA设计流程概述 1
1・1设计流程
121功能仿真
122逻辑综合
2
123前仿真 3
124布局布线 3
125后仿真(时序仿真) 4
2・Verilo父HDL设计
4
2・1编程风格(Coding Style)要求
2・1・1文件
2丄2大小写
2・1・3标识符
5
2・1・4参数化设计 5
2・1・5空行和空格 5
2・1・6对齐和缩进 5
2丄7注释 5
2・1・8参考C语言的资料 5
2・1・9可视化设计方法 6
可综合设计 6
2・3设计目录 6
6
3・1测试程序(test bench) 7
3・2使用预编译库


4・1・1 关于 LeonardoSpectmm
规模设越豁
7
8
8
8
8
4・1・3必须重视工具产生的警告信息・・8
4・2调用模块的黑盒子(Blackbox)方法8
参考 10
修订纪录 10
7

设计流程
7
/ U、
1
r
7
/o\垂如
5、
网逗忌皆
(c\X
说明：
•逻辑仿真器主要指modelsim, Verilog-XL 等。
•逻辑综合器主要指LeonardoSpectrum
Synplify > FPGA Express/FPGA Compiler 等。
•FPGA厂家工具指的是如Altera的 Max+PlusII、QuartusII , Xilinx 的 Foundation > Alliance > 等。
7
1-2关键步骤的实现

说明:
“调用模块的行为仿真模型”指的是RTL代
码中引用的由厂家提供的宏模块/IP,
如 Altera
提供的LPM库中的乘法器、存储器等部件的行 为模型。

7
说明：
“调用模块的黑盒子接口”的导入，是由于 RTL代码调用了一些外部模块，而这些外部模 块不能被综合或无需综合，但逻辑综合器需要其 接口的定义来检查逻辑并保留这些模块的接口。
7

说明：
一般来说，对FPGA设计这一步可以跳过不 做，但可用于debug综合有无问题。

（时序仿真）