设计方案.doc

设计方案66711设计方案
系统总体方案设计
FPGA1（XC4V）
FPGA2（EP1C3）
DSP（TMS320C6414）
DDS1（AD9954）
DDS2（AD9954）
A/D（AD9236）
RAM（MT48LC32M16A2）
FLASH（PSD835G2V）
EEPROM（XCF16PVO48）
70MHz
70MHz
60～110
RS422通讯口
OLED驱动口
射频控制口
EPCS4
键盘接口
图1 JV56630硬件电路组成框图
你用的FPGA是ALTRAL-EP1C3T144
DSP资源分配：
中断资源分配
中断资源
资源分配
描述
INT4
FPGA1-E1
INT5
FPGA1-F1
INT6
FPGA1-G1
INT7
FPGA2
EMIF
EMIFA：
ACE1：FPGA1
ACE0：SDRAM（32M*16）
EMIFB：
BCE0： PSD
BCE1~6：FPGA2
SD
DSP启动加载：
系统从PSD加载。
OLED显示
//18bits 262k color
Index_out (DB8-DB1)
Parameter_out(DB17-DB10, DB8-DB1)
Image_out(DB17-DB0)
INIT CODE：
Index_out(0x23);
Index_out(0x02);
Parameter_out(0x0000);
Index_out(0x03);
Parameter_out(0x8030);
Index_out(0x10);
Parameter_out(0x0000);
Index_out(0x05); //dilay on
Parameter_out(0x0001);
Index_out(0x22);
AD9954的控制
设计准备：
1、6416的启动、装载、EMIF运行；
2、
Clk , 32databus 20 address