低功耗设计方法.ppt

低功耗设计方法内容? CMOS 电路的功耗来源?影响功耗的因素?低功耗设计方法?工艺级的优化技术?版图和晶体管级的优化技术? RTL 级和逻辑级的优化技术?系统级的优化技术?采用 HDL 的低功耗设计流程 CMOS 电路的功耗来源?在数字 CMOS 电路中,功耗是由三部分构成的 P Total =P dynamic +P short + P leakage ? P dynamic 是电路翻转时产生的动态功耗? P short 是P管和 N管同时导通时产生的短路功耗? P leakage 是由扩散区和衬底之间的反向偏置漏电流引起的静态功耗 CMOS 电路的功耗来源?静态功耗: ? CMOS 在静态时, P、N管只有一个导通。由于没有 V dd到 GND 的直流通路,所以 CMOS 静态功耗应当等于零。?但在实际当中,由于扩散区和衬底形成的 PN 结上存在反向漏电流,产生电路的静态功耗。静态功耗为: ?其中: n为器件个数 CMOS 电路的功耗来源?动态功耗: ? CMOS 电路在“0”和“1”的跳变过程中,会形成一条从 V dd通过 P管网络和负载电容到地的电流 I d对负载电容进行充电,产生动态功耗P dynamic : P dynamic =KC LV dd 2f K:单位时间内的平均上跳次数 f :时钟频率 CMOS 电路的功耗来源?短路功耗: ? CMOS 电路在“0”和“1”的转换过程中, P、 N管会同时导通,产生一个由 V dd到V SS窄脉冲电流,由此引起功耗?在输入波形为非理想波形时,反相器处于输入波形上升沿和下降沿的瞬间,负载管和驱动管会同时导通而引起功耗 CMOS 电路的功耗来源?通常情况下静态功耗占总功耗的 1%以下,可以忽略不计,但如果整个系统长时间处于休眠状态,这部分功耗需要进行考虑?短路功耗在整个 CMOS 电路的功耗中只占很小的一部分, 对于转换时间非常短的电路, P short 所占的比例可以很小,但对于一些转换速度较慢的电路 P short 可以占到 30% 左右,平均大约在 10% 左右。?一般情况下,动态功耗 P dynamic 占整个功耗的比例大约为 70%~90% 。?有些文献将 CMOS 电路的功耗简单的分为两类:静态功耗和动态功耗。影响功耗的因素?从动态功耗的表达式可看出,在不影响电路性能,即不降低工作频率的前提下,功耗主要取决于 3个因素: ?工作电压?负载电容?开关活动性?因此功耗优化主要从减小 K、C L和V dd三方面着手。?值得注意的是功耗优化是一个整体,单单考虑某一方面是不够的。 Pdynamic=KCLVdd2f 影响功耗的因素?电源电压的选择: ?降低电源电压将使功耗下降?但是对于一定的工艺水平(具有确定的阈值电压),降低电源电压将使电路性能下降,当电源电压降低到接近 P和N管的阈值电压之和时,延迟时间急剧增大。?在较大的电压下,电路速度几乎与电源电压无关?为提高速度,希望在保证器件可靠性的前提下采用尽可能高的电压,为降低功耗,又希望选择尽可能低的电压。?要解决这个矛盾,可以在一个芯片内采用多种电压,对影响速度的关键电路选择较高的电压,对大部分非关键电路则选择用减低的电压。影响功耗的因素?负载电容: ?在CMOS 电路中电容主要由两方面构成: ?器件栅电容和节电电容,它们和器件工艺有关?连线电容?改进电路结构,减少所需 MOS 管数目是减小负载电容、降低功耗的重要途径。?采用动态 CMOS 电路可简化电路?采用互补传输晶体管逻辑( CPL ),不仅可以简化电路, 还可提高速度?随着工艺的发展,布线电容已经超过器件电容?为了减小电容,在工艺方面可以选择小的器件,物理设计时减小连线长度。