顺序语句.ppt

顺序语句顺序语句介绍进程语句 VHDL 顺序语句顺序语句是指完全按照程序中书写的顺序执行各语句,并且在结构层次中前面的语句执行结果会直接影响后面各语句的执行结果。 VHDL 顺序语句主要包括: ·变量赋值语句、·信号赋值语句· IF 语句· CASE 语句· LOOP 语句· NULL 语句·子程序调用语句顺序语句不能直接出现在 VHDL 程序的结构体之中, 它只能被用来定义进程、过程以及函数的行为。目的变量:= 表达式; 变量的说明和赋值限定在顺序区域内,即只能在进程或子程序中使用,它无法传递到进程之外。目的信号<= 表达式; 例: y<= ‘1’; 例: x:=15; 信号赋值可以在顺序区域内作顺序语句,也可以在结构体中当作并行语句使用。 1、赋值语句 1、赋值语句 A、变量赋值语句 A、变量赋值语句 B、信号赋值语句 B、信号赋值语句 IF语句语句的书写格式如下: IF 条件表达式 1 THEN 顺序语句 1; [ELSIF 条件表达式 2 THEN 顺序语句 2;] [ELSE 顺序语句 3;] END IF ; 第一种第二种 2、 IF 语句 2、 IF 语句 IF 条件句 THEN 顺序语句; END IF; IF 条件句 THEN 顺序语句; ELSE 顺序语句;END IF ; 第三种 IF 条件句 1 THEN 顺序语句 1; ELSIF 条件 2 THEN 顺序语句 2; …ELSIF 条件 n THEN 顺序语句 n; ELSE 顺序语句 n+1; END IF; 例: IF (SET= ’1’) THEN c<=b END IF ; 例: IF (sel= ’1’) THEN c<=a; ELSE c<=b; END IF; 例用 IF语句描述一个四选一电路 LIBRARY IEEE ; USE IEEE. ; ENTITY mux4 IS PORT (ch0,ch1,ch2,ch3: IN STD_LOGIC_VECTOR (3 DOWNTO 0) ; s: IN STD_LOGIC_VECTOR (1 DOWNTO 0) ; dout: OUT STD_LOGIC ); END mux4; ARCHITECTURE rt1 OF mux4 IS BEGIN PROCESS (input, sel) BEGIN IF (sel= ”00”) THEN dout <=ch 0; ELSIF (Sel= ”01”) THEN dout <= ch 1; ELSIF (Sel= ”10”) THEN dout <= ch 2; ELSE dout<= ch 3; END IF; END PROCESS; END rt1;