EDA技术复习大纲(1).doc

EDA 技术复习大纲 1. 题型: 填空, 判断改错, 编程题编程题、问答题,共 100 分。 2. EDA 、 FPGA 及 quartus 软件基础知识:如 quartus 相关文件的后缀名; quartus 软件使用常用命令,如管脚分配,编译,编程下载等 3. 复习计数器、分频电路的设计、 7 段译码器设计、数字时钟、数字秒表的设计。 4. 编程题实体部分已经写好。 EDA 复习基础知识要点 1. EDA 的概念 EDA ( 电子设计自动化) 是现代电子设计技术的核心。 EDA 就是依靠功能强大的电子计算机, 在 EDA 工具软件平台上,对以硬件描述语言 HDL 为系统逻辑描述手段完成的设计文件,自动的完成逻辑编译、化简、分割、综合优化仿真,直至下载到可编程逻辑器件 CPLD/FPGA 或专用集成电路 ASIC 芯片中,实现既定的电子线路的功能。 2. EDA 的发展阶段 CAD 是 EDA 技术发展的早期阶段,此阶段仅仅使用计算机进行辅助绘图工作。 CAE 是在 CAD 的工具逐步完善的基础上发展起来的,它开始用计算机将许多单点工具集成在一起使用。 20 世纪 90 年代电子技术的飞速发展促使现在的 EDA 技术的形成。出现了 EDA 设计的概念, 并发展至今天。 3. EDA 设计流程 1 设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证 4. 设计输入的三种方式 1 原理图方式②文本输入方式③波形输入方式 5. 设计处理的步骤 1 设计编译和检查(信号线有无漏接,信号有无双重来源,关键词有无错误) 2 优化设计和综合 3 适配和分割 4 布局和布线 5 生成编程数据文件 6. 常用对应的后缀名 1 2 VHDL 3 Verilog HDL 4 7. 可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件 LDPLD 和高密度可编程逻辑器件 HDPLD 两类。 LDPLD 通常是指早期发展起来的、集成密度小于 1000 门/ 片左右的 PLD 如 ROM 、 PLA 、 PA L 和 GAL 等。 HDPLD 包括可擦除可编程逻辑器件 EPLD ( Erasable Programmable Logic Device )、复杂可编程逻辑器件 CPLD ( Complex PLD )和 FPGA 三种,其集成密度大于 1000 门/ 片。如 Altera 公司的 EPM9560 , 其密度为 12000 门/片, Lattice 公司的 pLSI/ispLSI3320 为 14000 门/ 片等。目前集成度最高的 HDPLD 可达 5 亿晶体管/ 片以上。②按编程方式分类可编程逻辑器件的编程方式分为两类: 一次性编程 OTP ( One Time Programmable ) 器件和可多次编程 MTP ( Many Time Programmable )器件。 OTP 器件是属于一次性使用的器件, 只允许用户对器件编程一次, 编程后不能修改, 其优点是可靠性与集成度高,抗干扰性强。 MTP 器件是属于可多次重复使用的器件,允许用户对其进行多次编程、修改或设计,特别适合于系统样机的研制和初级设计者的使用。③根据各种可编程元件的结构及编程方式,可编程逻辑器件通常又可以分为四类: a. 采用一次性编程的熔丝( Fuse ) 或反熔丝( Antifuse ) 元件的可编程器件,如 PROM 、 PA L 和 EPLD 等。 b. 采用紫外线擦除、电可编程元件, 即采用 EPROM 、 UVCMOS 工艺结构( 即指 EEPRO M 工艺结构)的可多次编程器件。 c. 采用电擦除、电可编程元件。其中一种是 E2PROM , 另一种是采用快闪存储器单元( Flash Memory )结构的可多次编程器件。 d. 基于基于查找表 LUT 、静态存储器 SRAM 工艺的可多次编程器件。目前多数 FPGA 是基于 SRAM 结构的可编程器件。④按结构特点分类 PLD 按结构特点分为阵列型 PLD 和现场可编程门阵列型 FPGA 两大类。阵列型 PLD 的基本结构由与阵列和或阵列组成。简单 PLD (如 PROM 、 PLA 、 PAL 和 GA L 等)、 EPLD 和 CPLD 都属于阵列型 PLD 。现场可编程门阵列型 FPGA 具有门阵列的结构形式,它有许多可编程单元(或称逻辑功能块)排成阵列组成,称为单元型 PLD 。⑤按其结构的复杂程度及性能的不同分类一般可分为四种: SPLD 、 CPLD 、 FPGA 及 ISP 器件。 种不同的可编程逻辑器件①简单可编程逻辑器件( SPLD ) 简单可编程逻辑器件 S