13-13下作业第5章.ppt

第5章输入输出技术 I/O 接口概述外设接口的基本模型外设接口的编址方式 8088/8086 的输入输出指令 程序控制输入输出无条件传送方式查询传送方式 中断控制系统 DMA 传送作业讲解本章教学重点? 8088CPU 外设接口编址方式,无条件传送方式,查询传送方式本次课内容问题: 8051 单片机编址方式第5章:教学要求 1. 了解 I/O 接口电路的主要功能、内部和外部特点、端口编址方法、 I/O 地址译码特点 2. 掌握输入输出指令 3. 掌握无条件、查询传送方式 4. 理解中断传送、 DMA 传送的工作过程 、中断源、中断工作过程、中断源识别、优先权排队和中断嵌套、 8086 中断系统上次课回顾上次课回顾----- ----- 与前面所学知识的衔接与前面所学知识的衔接控制总线 CB 地址总线 AB I/O 接口电路数据控制状态数据总线 DB 系统总线(或 CPU ) 外设控制寄存器状态寄存器数据寄存器不可编程接口--- 无软件例:图 三态门接口, 图 可编程接口--- 软硬结合例:8255 ?接口电路具有多种功能和工作方式,通过编程选定其中一种?接口需进行物理连接,还需编写初始化程序接口电路引脚信号(1) 面向 CPU CPU (或系统总线) 的连接类似内存(2) 面向外设一侧的信号用于与外设连接,信号五花八门端口泛指 I/O 地址,通常对应接口电路的寄存器一个接口电路可以具有多个 I/O 端口(数据寄存器、状态寄存器和控制寄存器) 输入、输出端口可以是同一个 I/O 地址半导体存储器与 CPU (或系统总线)的连接 1. 存储芯片的数据线 DB ——连系统总线(CPU) 数据线 2. 存储芯片的地址线 AB ——连系统总线(CPU) 低位地址线 WE ——连系统总线(CPU) 的写控制线 WR* (MEM W*) OE ——连系统总线(CPU) 的读控制线 RD * (MEMR *) CS 或 CE *——与系统总线(CPU) 高位地址经过译码电路输出相连地址寄存地址译码存储体控制电路 AB 数据寄存读写电路 DB OE WE CS ①存储体 存储器芯片的主要部分,用来存储信息②地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑 选中存储芯片,控制读写操作①存储体 存储器芯片的主要部分,用来存储信息②地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑 选中存储芯片,控制读写操作接口和 CPU 连接类似◇ M/IO *访问存储器或者 I/O 高电平( M) A19 ~ A0 提供 20 位存储器地址低电平( IO* ) A15 ~ A0 提供 16 位 I/O 口地址◇ WR *( Write )写控制低电平有效时,表示处理器正将数据写到存储单元或 I/O 端口◇ RD *( Read )读控制低电平有效时,表示处理器正从存储单元或 I/O 端口读取数据 8086CPU 引脚线---外部特性 CPU 引脚是系统总线的基本信号可以分成三类信号 16 位数据线: D 0 ~ D 15 20位地址线: A 0 ~ A 19 控制线: 读写控制引脚 ALE 、 M/IO *、WR *、 RD *、 READY INTR 、 INTA *、 NMI , HOLD 、 HLDA RESET 、 CLK 、 Vcc 、 GND 与主存储器、接口有关 MOV AL,[2000H] MOV [2000H],AL 高电平低电平低电平 I/O 写(IOW *) 低电平高电平低电平 I/O 读(IOR *) 高电平低电平高电平存储器写(MEMW *) 低电平高电平高电平存储器读(MEMR *) RD * WR * M/IO *总线操作 IN AL,80H OUT 80H, AL 书 121 页图 PC/XT 总线信号(8088 系统总线) 62 个地址线 A19 ~ A0 :经过锁存输出的地址线数据线 D7 ~ D0 :8位双向数据信号线读写控制线 BALE 缓冲地址锁存允许,指示 CPU 总线周期 IOR * I/O 读 IOW * I/O 写信号 MEMR *存储器读 MEMW *存储器写(可屏蔽)中断请求线 IRQ2 ~ IRQ7 6 个优先权顺序 IRQ2 最高, IRQ7 最低外部中断源的可屏蔽中断请求信号经过 8259 中断控制器送 CPU DMA 传送控制线 DRQ1~DRQ3 DMA 请求 DACK1~DACK3 DMA 响应