海思高校合作——QA培训资料一、,其中包括作者名,模块名,创建日期,概要,更改记录,版权等必要信息。统一使用以下的文件头://**************************************************************//COPYRIGHT(c)2005,HisliconTechnologiesCo,Ltd//Allrightsreserved.////IPLIBINDEX:IPlibindexjustsaUTOPIA_B//IPName:thetopmodule_nameofthisip,usually,issame//asthesmallipclassifiednamejustasUTOPIA//Filename:file_nameofthefilejustas“”//Modulename:module_nameofthisfilejustas“TX_FIFO”//pleteEmglishnmeofthisabbreviated////Author:Athor/ID//Email:Author’semail//Data://Version:////Abstract://Calledby:FatherModule////Modificationhistory//------------------------------------------------------------------------------------------------------//////$Log$////*********************************************************************(module整体结构)对于模块的书写采用统一的格式便于项目内部成员的理解和维护,我们用批处理建立了一个MODULE模块,其内容解释如下:?端口定义按照输入,输出,双向的顺序:?模块名、模块例化名统一,例化名前加大写U_以区分(多次例化另加标识),三者关系:文件名:(小写)模块名:XXX(大写)例化名:U_XXX(大写)IP内部所有的模块名都要加IP名或者IP名简称作前缀,如USB_CTRL、USB_TX_FIFO。//*****************************//DEFINEMODULEPORT////******************************////moduleMODULE_NAME(//INPUTinput_port_1,…input_port_m,//OUTPUToutput_port_1,…output_port_m,);//*****************************//DEFINEPARAMETER////******************************parameter…//******************************//DEFINEINPUT//******************************inputrst_n;//reset,*;//clocksignal,[n:0]a_din;//*****input[k:0]b_din;//*****//******************************//DEFINEOUTPUT////******************************output[m:0]a_dout;//*****output[i:0]b_dout;//*****//******************************//OUTPUTATRRIBUTE////******************************//REGSreg[m:0]a_dout;//*****//WIRESwire[i:0]b_dout;//*****//******************************//INSTSNCEMODULE////******************************MODULE_NAME_AU_MODULE_NAME_A(.A(A),.B(B),.C(C),);…//******************************//MAINCODE////******************************………………//******************************//Endmodule3
verilog书写规范 来自淘豆网m.daumloan.com转载请标明出处.
