EDA课程设计自动售货机.doc

EDA课程设计自动售货机
EDA课程设计自动售货机
EDA课程设计自动售货机
目 　　　　 录
课程设计目的……………………………………………………２
二、课程设计题目描述和要求…………………………………………2
　 梁瑞宇　编写《ＦＰGA设计实验指导书(Verilｏｇ　HDＬ）》
附录(程序）
Moｄuｌｅ　ａｕtｏselｌer（clk,oｋ，ｇ,ｒst,m,ｌed_gooｄs，ｌｅｄ_mｏnｅｙ_ａ,lｅd＿ｍoney_b，ｌeｄ_pricｅ_ａ，ｌed＿ｐriｃe_b,lｅｄ＿warn)；
inpｕt clｋ,ok,rsｔ;/／脉冲，确定键，清零键
inｐut [1：0] ｇ； //货品选择键
inｐuｔ [2：0］ m;
ｏutｐuｔ　［6：0］lｅｄ_ｍoney_b，lｅd_pricｅ_b，lｅｄ_gｏods；
output ［7：0］lｅd_money_a,ｌed＿pｒiｃe_a；
oｕtput ｌed_ｗarｎ；
ｒeｇ ｆ＿50０;/／分频时钟
ｒｅg　［６：０]ｇoods；
ｒｅg　leｄ_waｒn；
integｅr a_tｍｐ,prｉcｅ，ｍonｅｙ,ｍoｎｅｙ_a,monｅｙ_b，prｉｃe_a，prｉce_b；
reｇ　［6:0]　ｌeｄ_money＿b,leｄ_price_b,lｅd＿ｇｏｏdｓ;
rｅｇ[７：0]ｌed_mｏney＿ａ,led＿price_a;
aｌways ＠ （posedｇe cｌk）
　begiｎ
ｉｆ(a＿tｍｐ==４9９）
　　 　 begin
　 　　f_500=～ｆ＿5０0；
　 　 　a＿tmp<＝0；
　 　end
　 　　 ｅｌsｅ
　 　ａ_ｔmｐ<=ａ_ｔmp+１；
eｎｄ
aｌwａyｓ＠（posｅdgｅ　ｆ_５00)
ｂegin
EDA课程设计自动售货机
EDA课程设计自动售货机
EDA课程设计自动售货机
　 　ｉf(rｓｔ==1)
　 bｅgin
　　 　 　 　　ｍｏnｅｙ=0；
　 　 　　　pｒice=0；
　 　 　　lｅd＿ｗａrn=0；
　　 　 ｅnｄ
　 eｌｓe
begiｎ
　 　 　 cａｓe（m)
　 　　 　　3’b０00:beｇｉｎ　monｅｙ=００；end
　 　 3’b０01：bｅｇin　mｏney＝0５；enｄ
　　 　　 ３’ｂ010:ｂegｉｎ　ｍｏｎeｙ=10；enｄ
　　　　 　 　3’ｂ011：ｂｅgｉn　ｍoｎey=1５；eｎd
　 　 3’b１００：beｇｉn ｍoney＝20；enｄ
　 　 3＇b10１:bｅgin　moｎey=25；ｅnd
　　 　　　　　 3’b110：begiｎ moｎey＝３0;end
　 　　　 　3’b１１1：bｅgｉn moｎey=35；ｅnｄ
　 enｄｃasｅ
　 　　 　 cａｓe(g）
　　　　 　 　2’ｂ00：begｉn　price=１0；eｎd
　 　 　　2＇b01:ｂegin ｐrice＝２5;end
　 　 　　 ２’b10：ｂegin　priｃe=３0;end
　　 　 2＇b１１：beｇｉn ｐricｅ=35;end
　　 　 　endcase
　　 　if（ok＝=1）
　 　ｂegin
　 　　　 　 if（mｏｎeｙ〈ｐrice）
　 　 　 lｅd＿wａrn＝１；
　 　　 　　 　else
EDA课程设计自动售货机
EDA课程设计自动售货机
EDA课程设计自动售货机
　 　 　 　leｄ_wａrn=lｅd＿ｗarｎ+0;
　 　　 　 　 ｍonｅy=money－pｒicｅ;
　 　　 　case(price)
　 　　 　 　 　 　 　 １０：bｅgin leｄ＿ｇoｏｄs=７’b０000110;end
　　　 　 　 　 25：begin lｅd_goods=7＇b10１1０1１;end
　 　 　　　　　　 30：beｇin leｄ_ｇooｄs＝７＇b１0011１１；end
　 　 　 　　 　 　 3５:begｉn　leｄ_gｏｏds＝7'b