北邮电子院专业实验报告.docx

: .
电子工程学院ASIC专业实验报告班级：
姓名：
学号：
班内序号：
第一部分语言级仿真LAalbegin@(negedgeclk){rst_,load,data}=7'b0_X_XXXXX;@(negedgeclk)expect(5'h00);{rst_,load,data}=7'b1_1_11101;@(negedgeclk)expect(5'h1D);{rst_,load,data}=7'b1_0_11101;repeat(5)@(negedgeclk);expect(5'h02);{rst_,load,data}=7'b1_1_11111;@(negedgeclk)expect(5'h1F);{rst_,load,data}=7'b0_X_XXXXX;@(negedgeclk)expect(5'h00);$display("TESTPASSED");$finish;endendmodule
四、仿真结果与波形五、思考题该电路中，rst-是同步还是异步清零端？
在的always块中reset没有等时钟，而是直接清零。所以是异步清零端。
LAB3:简单时序逻辑电路的设计实验目的使用预定义的库元件来设计八位寄存器。
实验原理八位寄存器中，每一位寄存器由一个二选一MU澎日一个触发器dffr组成，当load=1,装载数据；当load=0,寄存器保持。对于处理重复的电路，可用数组条用的方式，使电路描述清晰、简洁。
源代码'timescale1ns/1nsmoduleclock(clk);
regclk;
outputclk;
initialbegin
clk=0;
foreverbegin
#10clk=1'b1;
#10clk=1'b0;
endendendmodulemux及dffr模块调用代码
muxmux7
(.out(n1[7]),
.sel(load),
.b(data[7]),
.a(out[7])
)；
dffrdffr7
(.q(out[7]),
.d(n1[7]),
.clk(clk),
.rst_(rst_)
)；
muxmux6
(.out(n1[6]),
.sel(load),
.b(data[6]),
.a(out[6])
)；
dffrdffr6
(.q(out[6]),
.d(n1[6]),
.clk(clk),
.rst_(rst_)
)；
muxmux5
(.out(n1[5]),
.sel(load),
.b(data[5]),
.a(out[5])
)；
dffrdffr5
(.q(out[5]),
.d(n1[5]),
.clk(clk),
.rst_(rst_)
)；
muxmux4
(.out(n1[4]),
.sel(load),
.b(data[4]),
.a(out[4])
)；
dffrdffr4
(.q(out[4]),
.d(n1[4]),
.clk(clk),
.rst_(rst_)
)；
muxmux3
(.out(n1[3]),
.sel(load),
.b(data[3]),
.a(out[3])
)；
dffrdffr3
(.q(out[3]),
.clk(clk),
.rst_(rst_)
)；
muxmux2
(.out(n1[2]),
.sel(load),
.b(data[2]),
.a(out[2])
)；
dffrdffr2
(.q(out[2]),
.d(n1[2]),
.clk(clk),
.rst_(rst_)
)；
muxmux1
(.out(n1[1]),
.sel(load),
.b(data[1]),
.a(out[1])
)；
dffrdffr1
(.q(out[1]),
.d(n1[1]),
.clk(clk),
.rst_(rst_)
);
muxmux0(.out(n1[0]),.sel(load),.b(data[0]),.a(out[0]));
dffrdffr0(.q(out[0]),.d(n1[0]),.clk(clk),.rst_(rst_));例化寄存器registerr1(.data(data),.out(out),.load(load),.clk(clk),.rst_(rst_));例化时钟clockc1(.clk(clk)
)；
添加检测信号
initialbegi