微机接口与通信作业.doc

精品范文模板 可修改删除
免责声明：图文来源于网络搜集，版权归原作者所以
若侵犯了您的合法权益，请作者与本上传人联系，我们将及时更正删除。
撰写人：___________日 期：___________
址的映射。
阐述计算机三级存储体系中Cache、主存、辅存的特点与作用，并说明目前三类存储器由哪些类型的存储器承担，其存储器特性有什么特征。
答：Cache：组成：高速SRAM；特点：快速的存取性能，用于存放CPU访问频度最高的数据。
主存：组成：DRAM；特点：速度和容量介于Cache和辅存，用于存放CPU当前执行的程序和所需要的数据。
辅存：组成：磁盘、磁带、光盘等；特点：存储容量大，用于后备的程序和数据。
三级存储体系的目标：存储体系的速度入接近Cache，存储体系的成本接近于辅存。
说明半导体存储器的内部结构，并比较静态RAM和动态RAM在存储原理、外部特性、性能指标等方面的异同。
精品范文模板 可修改删除

免责声明：图文来源于网络搜集，版权归原作者所以
若侵犯了您的合法权益，请作者与本上传人联系，我们将及时更正删除。
答：半导体存储器芯片的内部结构基本相同，都是由存储体和外围电路二部分组成。存储体是由一系列按行/列排列的基本存储单元所组成。外围电路由地址译码器、I/O电路、片选控制和输出驱动电路所组成。
以静态RAM作为内存储器，比较并联组合和串联组合，说明地址线、数据线、控制线的连接要点。
答：并联组合：8片芯片为1组，一旦选中，则同时工作，或者输入，或者输出。
数据线：每片存储器芯片数据线连至CPU不同位的数据线。地址线：每片地址线的连接都相同，与CPU的地址线相连接。控制线：每片的控制线连接都是相同。读写控制线连CPU的读写控制线。
串联组合：CPU用高位地址选择存储器芯片，用低位地址选择赶集器芯片中的存储单元。同一时刻，CPU访问一个存储器芯片中的一个存储单元。
数据线：存储器芯片的数据线与CPU的数据线直接相连。地址线：存储器芯片的地址线与CPU低位地址线直接相连，用于选择芯片内的存储单元。控制线：存储器的读写控制线与CPU的读写控制线直接相连，存储器的片选信号线由高位地址线经译码产生。
一般CPU地址总线可寻址的范围比系统实际使用的内存容量要大。试举一地址译码电路为例，说明地址译码器的片选端和译码输入端应连接CPU的什么信号线，并分析该译码电路的各译码输出端所对应的存储器地址范围。
答：用8K＊8的存储器芯片组成的16KB RAM电路，低位地址线A12 －A0直接连至每一片的6264芯片的地址输入端，高位地址线经译码以后产生片选信号，分别连接到2片6264的片选输入端。地址译码器74LS138是一个常用的3－8译码器，当地址A19－A16＝1110时，该译码器选中，也就是说，该译码器 Y7－Y0输出的地址范围为E0000H－EFFFFH。其中：当A15－A13＝000时，Y0输出有效，其地址范围为 E0000H－E1FFFH；当A15－A13＝001时，Y1输出有效，其地址范围为E2000H－E3FFFH。
针对动态RAM的地址线分行列输入以及刷新行地址的输入，与静态RAM的接口电