电容综述性文章研讨.doc

1 关于去耦电容应用的综述文挡结构: 基本概念: 等效电感( ESL )和等效电阻( ESR ) 文章一:高速 PCB 电源完整性和地波动分析的仿真第一篇:高速系统中的接地(摘自美国带回的资料) 第二篇:电源噪声的削减和滤除方法(摘自美国带回的资料) 第三篇: EMI/RFI Considerations (美国带回的资料) 当今高速数字电路与高频设计的处理器的时钟频率和传输信号速率的频率范围已经达到 GH z, 这意味着 PCB 也要处理同样高的频率和宽带信号。去除高频 PCB 的干扰, 主要采用屏蔽、滤波和接地三种方式。在滤波中的电容就显得至关重要。下面给出的资料,介绍了 PCB 设计中去耦电容的作用与使用方法。 1. 基本概念: 等效电感( ESL )和等效电阻( ESR ) 在用电容抑制电磁骚扰时, 最容易忽视的问题就是电容引线对滤波效果的影响。电容器的容抗与频率成反比, 正是利用这一特性, 将电容并联在信号线与地线之间起到对高频噪声的旁路作用。然而,在实际工程中,很多人发现这种方法并不能起到预期滤除噪声的效果, 面对顽固的电磁噪声束手无策。出现这种情况的一个原因是忽略了电容引线对旁路效果的影响。实际电容器的电路模型如图 1 所示,它是由等效电感( ESL )、电容和等效电阻( ESR ) 构成的串联网络。理想电容的阻抗是随着频率的升高降低, 而实际电容的阻抗是图 1 所示的网络的阻抗特性,在频率较低的时候,呈现电容特性,即阻抗随频率的增加而降低,在某一点发生谐振, 2 在这点电容的阻抗等于等效串联电阻 ESR 。在谐振点以上, 由于 ESL 的作用, 电容阻抗随着频率的升高而增加,这是电容呈现电感的阻抗特性。在谐振点以上,由于电容的阻抗增加, 因此对高频噪声的旁路作用减弱,甚至消失。电容的谐振频率由 ESL 和C 共同决定, 电容值或电感值越大, 则谐振频率越低, 也就是电容的高频滤波效果越差。 ESL 除了与电容器的种类有关外, 电容的引线长度是一个十分重要的参数, 引线越长, 则电感越大, 电容的谐振频率越低。因此在实际工程中, 要使电容器的引线尽量短。等效串联电阻 ESR ( Equivalent Series Resistance ): 电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。当有大的交流电流通过电容器, ESR 使电容器消耗能量( 从而产生损耗) 。这对射频电路和载有高波纹电流的电源去耦电容器会造成严重后果。但对精密高阻抗、小信号模拟电路不会有很大的影响。 ESR 最低的电容器是云母电容器和薄膜电容器。等效串联电感 ESL ( Equivalent Series Inductance ): 电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。像 ESR 一样, ESL 在射频或高频工作环境下也会出现严重问题, 虽然精密电路本身在直流或低频条件下正常工作。其原因是用子精密模拟电路中的晶体管在过渡频率(transition freque ncie s) 扩展到几百兆赫或几吉赫的情况下, 仍具有增益, 可以放大电感值很低的谐振信号。这就是在高频情况下对这种电路的电源端要进行适当去耦的主要原因。 2. 文章一:高速 PCB 电源完整性和地波动分析的仿真(摘自 Ansoft 交流会的报告) 本文处理的是 PCB 板中存在的谐振、波动、随参考面改变的信号变化、本征模、信号线与电源地耦合等问题。它还着重论述了去耦电容的布局策略, 以满足目标阻抗和时域特性为参考。问题的提出: 1) 怎样放置电源/ 地板? 2) 怎样选择去耦电容? 3) 怎样布置去耦电容? 3 4) 需要多少个去耦电容? 5) 对地反弹电压是怎么样产生的? 问题的提出和解答: 1) 怎样放置电源/ 地板? 答: 找出 PCB 上的谐振电压分布点, 注意到 IC 芯片是电流流散源( Current Sink Source )。找谐振点的应用软件是 A nsoft 公司的 SIWAVE ,在频响曲线上可以看到哪个频点是谐振的。这个谐振点就是本征频率,当源( IC 芯片)放的位置不足以激励该本征频率时, PC B 是稳定的。谐振出现的可能原因是: a) 阻抗不匹配时; b) 寄生参数有变化时 2) 关于去耦电容,有几个基本概念要先弄清楚: a) 等效输入阻抗: 将所要关注的 PCB 板块看作是一个四端口网络, PCB 上采用不同的布线结构时,端口网络的输入阻抗是不一样的。 b) 将电源/ 地端子看作网络端口。 c) 目标阻抗: 馈电系统( PDS- Power Delivery System ) 中的目标阻抗指的是设计者希望得到的从电源馈入端看进去的阻抗(有图例) ,它需要用频响图来显示,纵坐标是