多处理器延迟执行的制作方法.docx

多处理器延迟执行的制作方法
专利名称：多处理器延迟执行的制作方法
技术领域：
本公开一般涉及程序代码在多个处理器上的延迟执行。
背景技术：
实现步调一致的处理包含布置两个相同的处理器以并排执行，其中，一个处理器在与另一个处理器相同三处理器上执行程序代码。图3是一种方法的第二特定实施例的流程图，该方法根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行程序代码。该第二特定实施例包括在程序代码的执行期间检测指示符。图4是一种方法的第三特定实施例的流程图，该方法根据延迟并且响应于来自第一处
理器组的输入，在第二处理器和第三处理器上执行程序代码。该第三特定实施例包括检测与程序代码的执行相关的事件的出现。图5是一种系统的第二特定实施例的方框图，该系统根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行程序代码。图6是一种系统的第三特定实施例的系统图，该系统根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行程序代码。图7是一种方法的第四特定实施例的系统图，该方法根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行程序代码。图8是一种系统的第四特定实施例的方框图，该系统根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行程序代码。图9是一种系统的第四特定实施例的系统图，该系统根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行一组指令。
具体实施例方式包括多个处理器的计算机系统可以被实现为在使用单组计算机系统资源的同时，根据延迟在每一个处理器上执行计算机程序。例如，测试者可以通过下述方式来调试计算机系统:在具有多个处理器的计算机系统上执行计算机程序代码，每一个处理器能够使用在计算机系统中可获得的单组计算机系统资源，根据延迟来执行计算机程序代码。该计算机系统的实现可以包括计算机系统板，该计算机系统板包括处理器组和用于连接计算机卡的输入/输出连接槽。处理器组可以包括一个处理器和可以存储计算机程序代码的一个存储器。当执行计算机程序代码时，处理器组可以接收包括输入信号、时钟信号和处理器组响应于其而执行计算机程序代码的对应数据的一组输入。计算机卡可以可操作地连接到计算机系统板的扩展槽。在处理器组基于该组输入执行计算机程序代码之前、期间或之后，可以向计算机卡输出该组输入。计算机卡可以包括两个先入先出(FIFO)存储器处理器对，其中，每一个第一 FIFO存储器处理器对包括处理器和第一 FIFO存储器。第一 FIFO存储器处理器对的第一 FIFO存储器可以存储该组输入，并且可以根据第一延迟向第一 FIFO存储器处理器对的处理器和第二 FIFO存储器处理器对的第一 FIFO存储器输出该组输入。第一 FIFO存储器处理器对的处理器可以响应于该组输入而执行计算机程序代码。第二 FIFO存储器处理器对的第一 FIFO存储器可以存储该组输入，并且可以根据第二延迟向第二 FIFO存储器处理器对的处理器输出该组输入。第二 FIFO存储器处理器对的处理器可以响应于该组输入来执行计算机程序代码。通过将计算机卡连接到计算机系统板，在计算机卡上的第一 FIFO存储器处理器对的处理器和第二 FIFO存储器处理器对的处理器可以根据从处理器组接收的该组输入执行计算机程序代码。然而，第一 FIFO存储器处理器对的处理器和第二 FIFO存储器处理器对的处理器可以执行计算机程序代码，而不访问在计算机系统板上可获得的该组资源。在计算机卡上的处理器的每一个上的计算机程序代码的执行中的延迟可以允许人们通过监控在程序代码执行期间的结果来检测在程序代码执行中的错误。参见图1，描述了根据延迟并且响应于来自第一处理器组的输入，在第二处理器和第三处理器上执行程序代码的计算机系统的第一特定实施例的系统图，并且被一般地指定为100。计算机系统100包括使用由第一处理器共享的输入、根据时延来执行程序代码的多个处理器。计算机系统100可以包括计算机系统板110，计算机系统板110可以包括第一处理器组112。第一处理器组112可以包括连接到存储器116的第一处理器114。虽然计算机系统100包括具有单个处理器组(即，第一处理器组112)的单个计算机系统板(即，计算机系统板110)。但是可以基于处理考虑来增加和配置计算机处理板和处理器组的数量。第一处理器组112可以被配置为根据第一处理器输入124执行程序代码118。第一处理器输入124可以包括一组输入信号、时钟信号和由第一处理器组112利用来执行程序代码118的对应数据。第一处理器114可以是多核处理器、单指令多数据处理器、可配置单指令多数据或另一种处理器。存储器116可以驻留在第一处理器组112内，并且可以被配置为存储程序代码11