处理器总线最佳化验证方法.docx

处理器总线最佳化验证方法
专利名称：处理器总线最佳化验证方法
技术领域：
本发明涉及一种处理器总线最佳化验证方法，特别是涉及一种应用于AMD K8操作平台(plat form)的处理器总线最佳化验证方法。
背景技术：
Legac因此导致系统效能无法有效提升。
然而，传统技术在判断总线是否已完成最佳化程序上，遭遇了许多困难。以软件而言，软件工程师几乎无法确定总线是否已完成最佳化程序。以硬件而言，系统工程师必须利用示波器的探针直接检测输出信号LDTSTOP#的接脚的电平变化来判断总线是否已完成最佳化程序，此检测操作相当的麻烦。再者，纵使已检测到输出信号LDTSTOP#的接脚的电平被设定(assert)以及解除(deassert)，若南桥18与处理器10或北桥14其中任何一者的电路联机发生断路的情形，则处理器10与北桥14无法同时接收到被设定(assert)以及解除(deassert)的信号LDTSTOP#，因此总线的频宽与操作频率仍然不会最佳化。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的是提供一种总线最佳化验证方法，以确认信号LDTSTOP#被设定(assert)以及解除(deassert)的程序完全被执行完毕，以避免计算机系统因为总线未被最佳化而导致整体系统效能不佳的情形。
为实现上述的目的，本发明提出一种处理器总线最佳化验证方法。首先，设定处理器与北桥之间总线的总线启始频宽与总线启始频率以及总线操作频宽与总线操作频率，接下来，发出读取南桥的指令，接下来，南桥输出总线中断处理器与北桥芯片组之间的总线的联机，并启始计数器的计数值以及输出具有第一电平的最佳化验证信号。当计数器的计数值累积达一既定值，则南桥输出总线连接信号，并将上述最佳化验证信号的电平转换为第二电平。最后，总线根据总线连接信号以及第二电平的最佳化验证信号而重新连接处理器与北桥，并工作于另一总线操作频宽与总线操作频率。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1示出了传统具有LDT总线的计算机系统架构图。
图2示出了传统LDT I/O总线的频宽与操作频率最佳化的操作流程图。
图3示出了根据本发明实施例所述的具有LDT总线的计算机系统架构图。
图4示出了根据本发明实施例所述的电平检测电路的电路图。
图5示出了根据本发明实施例所述的处理器总线最佳化验证方法的操作流程图。
符号说明10～处理器12～LDT总线14～北桥16～总线18～南桥21～电平检测电路LDTSTOP#～信号具体实施方式
参阅图3，图3示出了根据本发明实施例所述的具有LDT总线的计算机系统架构图。如图所示，处理器20与北桥24之间具有一LDT总线22，或称HT总线。在此，处理器20是以AMD所制造的K8 CPU为例。而北桥24与南桥28之间具有另一总线26。当要执行总线最佳化程序时，位于处理器20与北桥24之间的LDT总线22必须执行中断以及重新联机的操作，上述操作受到南桥28所输出的信号LDTSTOP#的电平变化所控制。信号LDTSTOP#的电平在正常情形为第一电平(以高电平为例)，当南桥29将信号LDTSTOP#的电平拉低为第二电平时(以低电平为例)，此称为设定(assert)信号LDTSTOP#，则LDT总线22中断联机。