基于多层闪存单元的存储装置及存储方法.docx

基于多层闪存单元的存储装置及存储方法
专利名称：基于多层闪存单元的存储装置及存储方法
技术领域：
本发明涉及存储技术领域，尤其涉及一种基于多层闪存单元的存储装置及存储方法。
背景技术：
目前NAND Flash主要有三种类型，分别。第一逻辑分区21用于存储数据，闪存控制器10和第一逻辑分区22进行数据传输时，第二逻辑分区22作为闪存控制器10和第一逻辑分区10之间的高速缓冲存储器。需要说明的，构成第二逻辑分区22的MLC型NAND Flash阵列只能对最低有效位(LSB)编程，SP把MLC型NANDFlash阵列当作SLC型使用，借此提高NAND Flash阵列的编程速度；构成第一逻辑分区21的MLC型NAND Flash阵列的编程方法是常规的，即可同时对MLC中的最高有效位(MSB)和LSB编程。本发明的一具体实施例中，以存储区20的容量为32GB为例，将MLC型NAND Flash阵列分为4GB和28GB大小的两部分，即第
一逻辑分区21对应的容量为28GB，第二逻辑分区22的容量为4GB。实际应用中，将第二逻辑分区22的4GB的MLC型NAND Flash阵列转换为2GB的高速MLC型NAND Flash阵列，实现方式如下在对该第二逻辑分区22的MLC编程时只对LSB编程，而放弃对MSB的操作，即把MLC当作SLC应用，这样的编程方法会使得MLC的存储空间减半，但编程速度会显著提高，从而转换为2GB的高速MLC。此时，将高速MLC型NANDFlash阵列作为高速缓冲缓冲器，主要用于缓冲待处理的数据。第二逻辑分区22作为高速缓冲存储器置于Flash控制器10与第一逻辑分区21之间，起到桥梁作用。第一逻辑分区21将待处理的数据放入第二逻辑分区22中，Flash控制器10直接从第二逻辑分区22中读取待处理数据。如果Flash控制器10直接读取第一逻辑分区21的数据，由于第一逻辑分区21编程速度远慢于Flash控制器10，会造成控制器资源的浪费，而高速缓冲存储器的速度能够匹配Flash控制器10，因此这种方式能够有效地提升数据的处理速度。具体的，在存储装置100写操作时，Flash控制器10对写命令进行解析，然后将待 写的数据快速地传给第二逻辑分区22，最后由第二逻辑分区22将数据写入第一逻辑分区21中；在存储装置100读操作时，获得读操作命令的第一逻辑分区21将数据传输给第二逻辑分区22，供Flash控制器10快速读取。再参见图3，本发明提供了一种数据的存储方法，其通过如图2所示的存储装置实现，具体的，该方法包括步骤S301，将存储装置100的存储区20分为第一逻辑分区21和第二逻辑22分区，且第一逻辑分区21的容量大于第二逻辑分区22的容量，第一逻辑分区21用于存储数据，其作为存储区20的主存储空间。步骤S302，闪存控制器10和第一逻辑分区21进行数据传输时，第二逻辑分区22作为闪存控制器10和第一逻辑分区21之间的高速缓冲存储器。具体的实现方式如下第一逻辑分区21的闪存阵列可同时对MLC中的最高有效位和最低有效位编程，第二逻辑分区22的闪存阵列只能对所述MLC中的最低有效位编程，借此使第二逻辑分区22作为SLC使用，作为数据缓冲存储器大大提高数据的处理速度。综上所述，本发明通过将存储装置的多层单元存储区划分为两个逻辑分区，第一逻辑分