湘潭大学计算机原理实验二ROM存储器与RAM存储器实验报告.doc

The Standardization Office was revised on the afternoon of December 13, 2020
湘潭大学计算机原理实验二ROM存储器与RAM存储器实验报告
33
instruction[11]
PIN_132
instruction[10]
PIN_128
instruction[9]
PIN_41
instruction[8]
PIN_21
instruction[7]
PIN_20
instruction[6]
PIN_19
instruction[5]
PIN_18
instruction[4]
PIN_17
instruction[3]
PIN_16
instruction[2]
PIN_15
instruction[1]
PIN_14
instruction[0]
PIN_13
（7）全程编译。
（8）编程下载。下载SOF文件至FPGA，改变ROM的地址a[4..0]，外加读脉冲，通过实验台上的数码管比较读出的数据是否与初始化数据中的数据)一致。
注，工程名是，下载示例文件至实验台上的FPGA，选择实验电路模式仍为，32位数据输出由数码8至数码1显示，5位地址由键2、键1输入，键1负责低4位，地址锁存时钟CLK由键8控制，每一次上升沿，将地址锁入，数码管8/7/6/5/4/3/2/1将显示ROM中输出的数据。发光管8至1显示输入的5位地址值。
（9）在系统读写。打开QuartusII的在系统存储模块读写工具In-system Momery_Content Editor，了解FPGA中ROM中的数据，并对其进行在系统写操作（下图）。
在系统存储模块读写
（10）实验数据记录
实验数据如下表：
a
2
4
5
7
17
instruction
AC82000
8C890000
8000017
2．FPGA中RAM读写实验
一．实验目的
1、了解FPGA中RAM模块ram的功能
2、掌握ram的参数设置和使用方法
3、掌握ram作为随机存储器RAM的工作特性和读写方法。
二．实验原理
在FPGA中利用嵌入式阵列块EAB可以构成存储器，ram的结构如下图。从DATAIN[7..0]输入的低8位数据由进行零扩展为32位输入数据后，送入ram的左边data[31..0]
输入，从右边out[31..0]输出，wren——为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，clk是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。
数据的读出：从address[4..0]输入存储单元地址，在clk信号上升沿到来时，该单元数据从out[31..0]输出。
wren——读/写控制端，低电平时进行读操作，高电平时进行写操作；
clk——读/写时钟脉冲；DATAIN[7..0] ——低8位数据输入端；
data[31..0]——RAM的32位数据输入端；address[4..0]——RAM的读出和写入地址；
out[31..0]——RAM的32位数据输出端。
lpm_ram_dp实验电路图
三．实验步骤
（1）RAM定制与ROM基本相同，实验步骤也类似。按图输入电路图，同样使用工具Mega Wizard Plug-In Manager。设置地址总线宽度address[]和数据总线宽度q[]，分别为5位和32位,并进行编译、仿真、引脚锁定、FPGA配置。
（2）注意，RAM也能加入初始化文件 （数据存储器的初始化文件），注意此文件加入的路径表达和文件表达（下图）： ,（后缀mif要小写）；同时择在系统读写RAM功能，RAM的ID名取为：ram2。
RAM加入初始化文件和选择在系统读写RAM功能
（3）波形仿真
波形仿真结果如下：
（4）引脚分配
引脚分配图下表：
Node Name
Location
address[4]
PIN_6
address[3]
PIN_4
address[2]
PIN_3
address[1]
PIN_2
address[0]
PIN_1
clk
PIN_169
DATAIN[7]
PIN_240
DATAIN[6]
PIN_239
DATAIN[5]
PIN_238
DATAIN[4]
PIN_237
DATAIN[3]
PIN_236
DATAIN[2]
PIN_235
DATAIN[1]
PIN_234
DATAIN[0]
PIN_