同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过.ppt

该【同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过 】是由【我是药仙】上传分享，文档一共【31】页，该文档可以免费在线阅读，需要了解更多关于【同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过
由NordriDesign提供

实验五总线基本实验
系统各部件与总线的连接方式
单总线连接方式
双总线连接方式
多总线连接方式
实验五总线基本实验
单总线连接方式
CPU、主存和I/O设备同挂接在一条总线上
结构简单,易于扩展
高速的存储器与低速的I/O接口竞争总线,影响存储器的读写速度,数据传输效率受限制
实验五总线基本实验
双总线连接方式
在单总线结构基础上,增加一条CPU和主存之间的高速存储总线,减轻系统总线的负担
内存和外设之间仍然通过系统总线实现DMA操作,无须经过CPU
实验五总线基本实验
三总线连接方式
在双总线结构基础上,增加I/O处理器
统一管理多个I/O接口,大大提高传输效率
实验五总线基本实验
现代微型计算机的多总线结构
北桥
CPU
磁盘控制器
南桥
PCI接口卡
主存储器
PCI总线
声卡
MODEM卡
ISA接口卡
AGP总线
存储器总线
AGP显卡
ISA总线
前端总线
网络卡
USB卡
键盘、鼠标、串并行口
实验五总线基本实验
总线通信方式
同步通信
采用时钟周期作为同步定时信号,收、发双方严格地按统一的基准时钟信号执行相应的动作
由于时间利用率比较低,不适合于在同一系统中既有高速部件又有低速部件的环境
适用于各部件存取速度差异比较小的情况,其同步时钟由存取速度最慢的部件来决定
PCI总线属于同步方式总线
实验五总线基本实验
同步通信方式时序
地址
数据
时钟
总线周期
总线周期
时钟周期
实验五总线基本实验
总线通信方式
异步通信
采用请求/应答方式实现总线传输操作,没有固定时钟周期和时钟同步信号
可以根据部件工作需要调整时间长短,时间利用率较高,控制更复杂
实验五总线基本实验
异步通信方式时序
地址/数据
(发送方)请求
(接收方)应答