数字式竞赛抢答器.doc

EDA设计论文
设计题目:两路数字式竞赛抢答器
专业班级:2013级电气1班
姓名学号:申伟良2013511115
姓名学号:关代飞2013509166
姓名学号:孙青硕2013509178
指导教师:郭天圣
设计时间:-
机械电气工程学院电气工程系
目录
《EDA实训》成绩记录单…………………. 3
摘要..……………….. 6
绪论………………… 7
EDA技术
硬件描述语言——Verilog HDL
Verilog HDL的设计流程
二、设计过程………………… 10
系统设计要求
系统设计方案
三、主要模块程序………………… 10
D触发器
抢答模块
显示模块
四、各模块原理图………………… 13
五、总结………………… 16
六、参考文献………………… 17
七、致谢………………… 19
《EDA实训》成绩记录表
姓名:
班级:
学号:
时间:
序号
项目
得分说明
得分
备注
1
实体电路
1、完成(30分)
2、未完成(15分)
2
设计文件
1、完成(20分)
2、未完成(5分)
3
设计类别
1、图形输入法(8分)
2、文本输入法(10分)
3、未完成(0分)
4
操作类问题
1、回答正确(20分)
2、回答错误(0分)
5
理论性问题
1、回答正确(20分)
2、回答错误(0分)
备注:
答辩时间为一个人5分钟左右,以小组为单位2、回答问题和演示实验过程不能交流
3、前三项小组每个人分数一致4、每个小组回答问题最佳者,额外加5分
5、最后成绩转化为等级计分
《EDA实训》成绩记录表
姓名:
班级:
学号:
时间:
序号
项目
得分说明
得分
备注
1
实体电路
1、完成(30分)
2、未完成(15分)
2
设计文件
1、完成(20分)
2、未完成(5分)
3
设计类别
1、图形输入法(8分)
2、文本输入法(10分)
3、未完成(0分)
4
操作类问题
1、回答正确(20分)
2、回答错误(0分)
5
理论性问题
1、回答正确(20分)
2、回答错误(0分)
备注:
1、答辩时间为一个人5分钟左右,以小组为单位2、回答问题和演示实验过程不能交流
3、前三项小组每个人分数一致4、每个小组回答问题最佳者,额外加5分
5、最后成绩转化为等级计分
《EDA实训》成绩记录表
姓名:
班级:
学号:
时间:
序号
项目
得分说明
得分
备注
1
实体电路
1、完成(30分)
2、未完成(15分)
2
设计文件
1、完成(20分)
2、未完成(5分)
3
设计类别
1、图形输入法(8分)
2、文本输入法(10分)
3、未完成(0分)
4
操作类问题
1、回答正确(20分)
2、回答错误(0分)
5
理论性问题
1、回答正确(20分)
2、回答错误(0分)
备注:
1、答辩时间为一个人5分钟左右,以小组为单位2、回答问题和演示实验过程不能交流
3、前三项小组每个人分数一致4、每个小组回答问题最佳者,额外加5分
5、最后成绩转化为等级计分
摘要
抢答器是在竞赛、文体娱乐活动(抢答活动)中,能准确、公正、直观地判断出抢答者的机器。电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成。
本设计是以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程逻辑器件设计具有扩充功能的抢答器。它以Verilog HDL硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。本抢答器的电路主要有两部分组成:鉴别锁存电路、显示模块的电路,并利用Quartus II工具软件完成了Verilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。
关键词: 抢答器 Quartus II Verilog HDL
1绪论
硬件描述语言 Hardware Description Language 是硬件设计人员和电子设计自动化 EDA 工具之间的界面。其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用 Verilog HDL 或 VHDL 建模的复杂数字逻辑进行仿真,list,根据型仿真验证无误后用于制造ASIC芯片或写入 EPLD 和 FPGA