低功耗模拟前端电路设计.docx

低功耗模拟前端电路设计.doc低功耗模拟前端电路设计
作者:魏智 来源:国外电子元器件
超低功耗、高集成的模拟前端芯片MA卣X5865是针对便携式通郜信设备例如手机、PDA畅、WLAN以及3G无线终嶂端而设计的,芯片内部集糌成了双路8位接收ADC和慑双路10位发送DAC,可徵在40Msps转换速率下挞提供超低功耗与更高的动态蒙性能。芯片中的ADC模拟陈输入放大器为全差分结构,蔗可以接受1VP-P满量程ぁ信号;而DAC模拟输出则烃是全差分信号,。利用兼容噍于SPITM和MICRO脞WIRETM的3线串行接罡口可对工作模式进行控制,并可进行电源管理,同时可Π以选择关断、空闲、待机、揉发送、接收及收发模式。通过3线串口将器件配置为发碇送、接收或收发模式,可使—MAX5865工作在FDD或TDD系统。在TDD模式下,接收与发送DAC嵝可以共用数字总线,并可将专数字I/O的数目减少到一组10位并行多路复用总线酏;而在FDD模式下,MAX5865的数字I/O可貔以被配置为18位并行多路枪复用总线,以满足双8位A焕DC与双10位DAC的需俦要。
1 MAX5865┻的工作原理
图1所示为M舰AX5865内部结构原理鸢框图,其中,ADC采用七级、全差分、流水线结构,损可以在低功耗下进行高速转半换。每半个时钟周期对输入砀信号进行一次采样。包括输纩出锁存延时在内,通道I的锩总延迟时间为5个时钟周期,,图2给出了ADC肫时钟、模拟输入以及相应输闭出数据之间的时序关系。A稷DC的满量程模拟输入范围伙为VREF,共模输入范围耢为VDD/2±。粱VREF为VREFP与V潢REFN之差。由于MAX卟5865中的ADC前端带乌有宽带T/H放大器,因此弋,ADC能够跟踪并采样/妈保持高频模拟输入>奈魁赏斯特频率。使用时可以通过差分方式或单端方式驱动荮两路ADC输入IA+Ζ QA+ IA-与QA-。为了获得最佳性能,熔应该使IA+与IA-以及QA+与QA-间的阻抗相畏匹配,并将共模电压设定为鳓电源电压的一半VDD/危2。ADC数字逻辑输出DA0~DA7的逻辑电平绾由OVDD决定,,输出编码为偏移二进廨制码。数字输出DA0~D【A7的容性负载必须尽可能妻低<15pF,以避免落大的数字电流反馈到MAX︼5865的模拟部分而降低皖系统的动态性能。通过数字地输出端的缓冲器可将其与大涩的容性负载相隔离。而在数阁字输出端靠近MAX586学5的地方串联一个100Ω咱电阻,则有助于改善ADC
婢性能。
MAX5865的鹅10位DAC可以工作在高莎达40MHz的时钟速率下,两路DAC的数字输入D肪D0~DD9将复用10位瞰总线。电压基准决定了数据鉴转换器的满量程输出。DAC采用电流阵列技术,用1舔mA满量程输出电流驱动400Ω内部电阻可得到±40炬0mV的满量程差分输出电液压。而采用差分输出设计时跏,⑽V共模电压,则可驱动输入癸阻抗大于70kΩ的差分输凇入级,从而简化RF正交上变频器与模拟前端电路的接攫口。,内部直流共模偏压在保持锑每个发送DAC