数字逻辑实验.pdf

该【数字逻辑实验 】是由【学锋】上传分享，文档一共【17】页，该文档可以免费在线阅读，需要了解更多关于【数字逻辑实验 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..;;-DS实验系统的使用。-(1)用逻辑电平开关给门输入端A、B输入信号,用“H”或“1”表示输入高电平,用“L”或“0”表示输入低电平。(2)用发光二极管(LED)显示门输出状态。当LED亮时,表示门输出状态为“1”;当LED灭时,表示门输出状态为“0”。(3)将结果填入下表,判断功能是否正确。图2-1-1与非门表2-1-1与非门输入、,将输入端A、B接逻辑开关,输出端Y接LED显示,将实验结果填入表中。图2-1-2异或门表2-1-2异或门输入、输出电平关系:..,自己画图、制表完成74LS02型或非门和74LS04反相器逻辑功能测试。,将其中一输入端A接时钟脉冲,另一输入端B接逻辑开关,拨动逻辑开关,测输出端Y的输出状态并记录,线路如图2-1-4所示。图2-1-4与非门信号选通:..;。--4-1所示,输入端接逻辑开关,输出端接逻辑电平显示。将实验结果填入下表,判断结果是否正确,写出和S及进位C的逻辑表达式。图2-4-1用异或门构成半加器表2-4-1半加器输入、,按图2-4-2接线,将实验结果填入表2-4-2中。图2-4-2用异或门构成全加器:..表2-4-2全加器输入、-4-3所示,A3、A2、A1、A0和B3、B2、B1、B0分别为4位二进制数,令B3、B2、B1、B0为0101,A3、A2、A1、A0接逻辑电平开关,输出端接逻辑电平显示,验证74LS83的逻辑功能,将结果填入表2-4-3中。图2-4-374LS83功能测试表2-4-374LS83数据表:..,如果两个BCD码相加的结果大于9或最高位有进位,则应加6(0110)进行校正。依此原理可以设计转换电路如图2-4-4所示,按图接线,A4~A1分别接逻辑开关,S4~S1接数码管5的D~A,SEG5接地,C4接数码管4的A,D、C、B、SEG4接地,令A4~A1从0000变化到1111,观察两个数码管的显示,并记录实验结果。图2-4-474LS83实现十六进制到BCD码的转换:..,自己画图、制表完成74LS02型或非门和74LS04反相器逻辑功能测试。-,如图2-5-1所示,SD,RD分别接逻辑开关,输出端Q接LED显示。按表2-5-1做实验,将结果记录于表中,并判断结果是否正确。图2-5-1用与非门构成基本RS触发器表2-5-(1)从74LS112中任选一个JK触发器进行实验。按图2-5-2接线,数据输入端J、K、置位端SD、复位端RD分别接逻辑电平开关,触发脉冲CLK接单次脉冲,输出端Q接LED显示。(2)观察SD、RD功能:置SD=0、RD=1和SD=1、RD=0,观察输出端Q的状态并记录结果。(3)JK触发器功能:置SD=1、RD=1,按表2-5-2实验,验证触发器功能并记录结果。:..图2-5-2JK触发器功能测试表2-5-,从中任选一个,参考实验2,自己设计实验完成功能测试。、四分频电路(1)电路如图2-5-3所示,分析电路的逻辑功能;(2)连接实验线路,时钟脉冲由实验箱的连续脉冲提供;(3)用逻辑分析仪观测时钟源及分频结果波形,并记录。图2-5-3用74LS74构成二、四分频器:..:..;。-,每两个D锁存器由一个锁存信号E控制,当E为高电平时,输出端Q随输入端D信号的状态变化,当E由高变为低时,Q锁存在E端由高变低前Q的电平上。74LS75的功能表如表所示。表2-6-174LS75功能表注:QO=在锁存输入脉冲的下降沿之前Q的输出。(1)根据功能表,验证锁存器功能。(2)用74LS75组成数据锁存器。按图2-6-1所示接线,1D~4D接逻辑开关,E12和E34接到一起作为锁存选通信号EN也接到逻辑开关,1Q~4Q分别接到7段译码器的A~D端,数据输出由数码管显示。当EN=1,输入0011、0110、1001,观察数码管显示。当EN=0,输入不同数据,观察输出变化。图2-6-,该芯片具有下述功能:.具有四位串入、并入与并出结构。.脉冲上升沿触发;可完成同步并入、串入左移位、右移位和保持等四种功能。:...CLR。表2-6-274LS194功能表熟悉各引脚的功能,按图2-6-2完成芯片的接线,根据功能表完成实验,自行制表记录实验结果。图2-6-274LS194功能验证:..374LS194的级联用两片74LS194可以构成8位移位寄存器,电路如图2-6-3所示。连接实验线路,验证电路功能并制表记录。图2-6-374LS194的级联:..:..常用集成电路引脚图:..:..:..附录TD-DS实验箱布局图