111《eda工具手册》约束管理器分册2.docx

在原理图和PCB之间同步约束
本章学习如何同步从原理图中获取的约束或者从PCB中获取的约束。
主要内容如下:
传送电子约束从原理图到PCB
传送电子约束从PCB到原理图
在原理图中重写电子约束加到板上,或者反过来
仅传送变更的电子约束从原理图到PCB或者反过来
从原理图中输出约束
一旦完成原理图设计并加了所有的约束,可以传送逻辑到PCB Design板,当创建了PCB板,电子约束也可以传递给PCB。
下面就打包一个设计并创建一个PCB文件,此板文件将包含在原理图中添加的所有的约束。
从原理图中输出约束
点击Concept HDL窗口,选择【File】/【Export Physical】,出现【Export Physical】对话框。
确认选择了【Package Design】选项,注意如果原理图中加了新的约束,一定要打包设计,以便约束传递到相关的板。
选择【Update Allegro Board (Netrev)】选项。
在【Output Board File】栏输入“my_board”。
点击按钮。
点击按钮,不查看报告。
在PCB Design中查看和添加约束
约束管理器是与Concept HDL和PCB Design集成在一起的。PCB工程师可以在PCB Design中启动约束管理器来查看原理图中获取的约束,除了查看,还可以进行以下工作:
在PCB中获取相关的布局和走线的约束
万一发现约束与板上的走线情况不一致时,更新原理图中获取的约束
分析不同约束的值
输出分析结果,原理图设计者可以在约束管理器中查看有没有冲突
下面将在PCB Design中启动约束管理器,查看网络RESETL的约束,编辑此网络的Min First Switch约束,并增加Max Xtalk约束在网络上,并将分析这个约束和输出结果。
在PCB Design中查看和添加约束
点击【Project Manager】界面,点击Layout图标,进入PCB Design界面。
选择【Setup】/【Electrical Constraint Spreadsheet】命令,启动约束管理器,注意标题是连接到PCB。
】工作簿,双击【Timing】,打开【Switch/Settle Delays】查找网络RESETL并查看网络属性。
改变【Min First Switch】的【Min】值为“:”。
双击【Signal Integrity】,打开【Estimated Xtalk】工作表,查找网络RESETL。
在【Xtalk】的【Max】输入“30:30”。
回到PCB Design窗口,选择【File】/【Save】命令。
点击按钮,确认覆盖原文件。
在约束管理器中,选择【Analyze】/【Analyze】命令,查看是否有冲突发生。
选择【File】/【Export】/【Analysis results】。
点击按钮。
在原理图中导入并查看约束
在PCB上添加的约束也要导入原理图中,这就需要保持原理图的逻辑和物理设计同步。可以通过原理图的导入功能来实现物理信息传递到原理中。
下面将从原理图中启动导入对话框,导入物理设计信息。并在原理图中查看导入的约束信息。
在原理图中导入和查看约束
点击原理图窗口,选择【File】/【Import Physical】。
选择【Generate Feedback Files】选项。,将要从此文件中读入约束。
确认选择了【Backannotate Schematic】选项。
点击按钮。
点击按钮。
选择【Tools】/【Expand Design】命令。
在设计ps0的第1页找到网络RESETL。
选择【Text】/【Attributes】,并点击网络RESETL,弹出【Attributes】对话框,请见图7-1。
图7-1 【Attributes】对话框
将属性MAX_XTALK设置为显示。
点击按钮。
选择【Tools】/【Constraints】/【Update Schematic】命令。
点击按钮,确认保存。
放大网络RESETL约束显示区域,请见图7-2。
图7-2 网络RESETL约束显示
在PCB和原理图之间同步约束的两种模式
以下情况很可能发生,在PCB已经创建之后已经附带这所有的约束,可能原理图约束有改动,而同时PCB上的约束也有改动,这时原理图和PCB就没有保持同步。可以使用下面两种模式传递变更:
重写当前的约束
当从原理图传递变更到PCB,设计同步会用原理图中的约束将PCB文件中的电子约束全部重写。
相似的,当从PCB传递到原理图,设计