V第一章VHDL基本结构.ppt

实体
结构体
块、子程序和进程
库和程序包
配置
第一章 VHDL基本结构
总目录
章目录
第一节
第二节
第三节
第四节
第五节
一个完整的VHDL程序或设计实体,要求能为VHDL综合器所支持,并能作为一个独立的设计单元,即元件的形式而存在的VHDL程序。
实体和结构体是必需的——可构成最简单VHDL程序。
通常VHDL程序包含五个部分:
(1)实体(ENTITY)
(2)结构体(ARCHITECTURE)
(3)包集合(PACKAGE)
(4)库(LIBRARY)
(5)配置(CONFIGURATION)
章目录
第一节
第二节
第三节
第四节
第五节
总目录
实体是VHDL语言设计的基本单元。
实体
实体说明是对设计实体与外部电路的接口描述,它规定了设计单元的输入输出接口信号或引脚,是设计实体对外的一个通信界面。
结构体用于描述此设计实体的逻辑结构和逻辑功能。
章目录
第一节
第二节
第三节
第四节
第五节
总目录
实体语句结构如下:
例:
ENTITY or2 IS
PORT(a,b:IN STD_LOGIC;
C: OUT STD_LOGIC);
END ENTITY or2;
ENTITY 实体名 IS
[GENERIC(类属表);]
[PORT(端口表);]
END ENTITY 实体名;
章目录
第一节
第二节
第三节
第四节
第五节
总目录
在层次化系统中,实体说明是整个模块或整个系统的输入输出(I/O)接口
在器件级设计中实体说明是芯片的输入输出(I/O)
章目录
第一节
第二节
第三节
第四节
第五节
总目录
(GENERIC)
类属参量是实体说明组织中的可选项,放在端口说明之前,其一般格式为:
GENERIC [CONSTANT] 名字表:[IN] 子类型标识[:= 静态表达式],…]
(GENERIC)
类属参量是实体说明组织中的可选项,放在端口说明之前,其一般格式为:
GENERIC [CONSTANT] 名字表:[IN] 子类型标识[:= 静态表达式],…]
类属参量用来规定端口的大小、实体中子元件数目及实体的定时特性等。
它和常数不同,常数只能从设计实体的内部得到赋值且不能改变;而类属参量的值可由设计实体的外部提供。
章目录
第一节
第二节
第三节
第四节
第五节
总目录
其一般书写格式为:
PORT (端口名:端口模式数据类型;
端口名:端口模式数据类型;
……);
这里类属参量中参数trise为上升沿宽度,tfall为下降沿宽度,用于仿真模块的设计;
定义地址总线的宽度为Addrwidth位,类属值Addrwidth的改变将使结构体中所有相关的总线定义同时改变,由此使整个设计实体的硬件结构发生变化。
例:
GENERIC (trise,tfall:TIME:=1ns;
Addrwidth:INTEGER:=16);
PORT(a0, a1 : IN STD_LOGIC;
Add_bus:OUT STD_LOGIC_VECTOR(addrwidth-1 DOWNTO 0);
章目录
第一节
第二节
第三节
第四节
第五节
总目录